SU913378A1 - Микропрограммное управляющее устройство с контролем 1 - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано при построении устройств управления микропрограммных ЦВМ.

Известно устройство микропрограммного управления, содержащее два запоминающих блока, адресный регистр, буферный регистр, дешифраторы, логические элементы И и НЕ, генератор тактовых импульсов, счетчики адреса и микрокоманд (111 .

Недостатком устройства является низкая надежность.

Наиболее близким по технической сущности и достигаемому положительному эффекту к изобретению является, устройство микропрограммного управления, содержащее первый и второй запоминающие блоки, первый и второй дешифраторы, счетчик адреса и счетчик микрокоманд,- первый буферный регистр, регистр адреса, генератор тактовых импульсов, первую и вторую

2

группы элементов И, элемент НЕ, первый, второй, третий элементы И И. Недостатками указанного устройства является низкая надежность.

Цель изобретения - повышение на-) дежности устройства.

I

Поставленная цель достигается тем, что в микропрограммное управляющее устройство с контролем, содержащее первый и второй блоки памяти, первый и второй дешифраторы, счетчик адреса и счетчик микрокоманд, первый буфер ный регистр, регистр адреса, генератор тактбвых импульсов, первую и вторую группы элементов И, элемент НЕ ^первый, второй, третий элементы И, причем первая группа выходов первого блока памяти соединена с первой группой входов счетчика адреса, группа выходов которого через первый дешифратор соединена с группой входов второго блока памяти, первая группа выходов которого является

913378

4

группой выходов микроопераций устройства, управляющий выход второго блока памяти соединен с управляющими входачи счетчика адреса и счетчика микрокоманд, группа входов которого со- 5 единена со второй группой выходов первого блока памяти, группа входов которого соединена с группой выходов второго дешифратора, группа входов которого соединена с группой⁴ <0 выходов регистра адреса, первая группа входов которого является группой входов кода операции устройства, выход генератора тактовых импульсов соединен с первым входом первого эле-15 мента И, второй вход которого соединён с выходом элемента НЕ, а выход первого элемента И соединен с управляющим входом первого дешифратора, выход второго элемента И соединен 26 со входом установки в "нуль" счетчика адреса и управляющим входом второго дешифратора, первые входы элементов И первой группы являются группой входов логических условий устройства,25 введены второй буферный регистр,третий дешифратор, третья и четвертая группы элементов И, группа элементов ИЛИ и элемент ИЛИ, причем вторая группа выходов второго блока памяти зо соединена с первыми группами входов

элементов И второй и третьей групп, вторые группы входов которых соединены с выходами первой и второй групп выходов'третьего дешифратора соответственно, группа входов третьего дешифратора соединена с группой выходов счетчика микрокоманд, выход третьего дешифратора соединен с первыми входами второго и третьего элементов И, ₄θ входом элемента НЕ и с первыми входами, элементов И первой группы, вторые входы которых соединены с группой выходов первого буферного регистра, выходы элементов И первой группы соединены со второй группой входов

: регистра адреса, третья группа входов которого соединена с третьей группой выходов первого блока памяти, группа выходов регистра адреса соединена с первой группой входов элементов И четвертой группы, вторая группа входов которой соединена с выходом второго элемента И, выходы элементов И четвертой группы соединены с первой группой входов элементов ИЛИ группы, вторая группа входов которых соединена с выходами элементов И третьей группы, выходы элементов ИЛИ группы

соединены с группой входов второго буферного регистра, группа выходов которого через элемент ИЛИ соединена со вторым входом третьего элелемента И, выход которого соединен со входом генератора тактовых импульсов, выход которого соединен со вторым входом второго элемента И.

На чертеже изображена функциональная схема устройства.

Устройство содержит группу элементов И 1, буферный регистр 2, группу элементов И 3, регистр адреса 4, группу элементов И 5, дешифратор 6, блок 7 памяти, счетчик 8 микроко^: манд, дешифратор: 9, группу элементов И 10, группу элементов ИЛИ 11, буферный регистр 12, элемент ИЛИ 13, элемент И 14, счетчик 15 адреса, дешифратор 16 , блок 17 памяти, генератор тактовых импульсов 18, элемент НЕ 19, элементы И 20,2 1, группу выходов 22 микроопераций устройства,группу входов 23 кода операции устройства, группу входов 24 логи-ι

,ческих условий устройства.

"В блоке 7 хранится информация

о адресных микрокомандах, в которых

,содержатся коды следующего косвенного адреса, начального адреса

.и длина последовательности микрокоманд, Эти коды записываются и хранятся в регистре 4, счетчиках 15 и 8 соответственно.

Блок 17 осуществляет хранение информации о линейных последовательностях микрокоманд.и кодах логических условий.

Устройство работает следующим обр азом,

Код операции принимается на группу входов 2,3 и на регистры адреса 4 и определяет адрес ячейки в блоке 7, в котором записано количество микрокоманд,адрес первой микрокоманды текущей последовательности и косвенный адрес следующей последовательности .

Генератор: тактовых импульсов 18 через элемент И 21 при равенстве показания счетчика 8 нулю и наличии сигнала на выходе дешифратора 9 запускает дешифратор 6, устанавливает в "нуль" счетчик 15 и разрешает через первую группу элементов И 5 и группу элементов ИЛИ 11 запись косвенного адреса микрокоманды в регистр 12. В этом такте генератор тактовых импульсов 18 запрещает обращение

5

913378

6

в. блок. 17 через элемент НЕ 19 и элемент И 20. Косвенный адрес микрокоманды дешифрируется в дешифраторе 6 и выбирается соответствующая ячейка из блока 7, косвенный адрес ми- < 5

крокоманды следующей последовательности записывается из блока 7 в регистр 4. Адрес первой микрокоманды текущей последовательности записывается в счетчик 15, а количество 10 микрокоманд записывается в счетчик 8.

Показания счетчика 8 не равно нулю, т.е. на выходе дешифратора 9 сигнал отсутствует. Импульс гёнера- 15 тора тактовых импульсов 18 через элемент И 20 запускает дешифратор 16.

По адресу микрокоманды в блоке 17 выбирается соответствующая микрокоманда и одновременно считывается 20 часть кода логического условия, причем после каждого такта содержимое счетчика 15 увеличивается на единицу,' а счетчика 8 - уменьшается на единицу. 25

Часть кодов логических условий через группу элементов И 1 при разрешающих сигналах на вторых входах с. дешифратора 9 записывается в ре- зо гистр 2. После записи логического .условия в регистр 2 через группу элементов И 10 и группу элементов ИЛИ 11 при разрешающих сигналах с дешифратора 9 записывается контрольный признак.

Когда содержимое счетчика 8 становится равилм нулю, сигнал с выхода дешифратора 9 опрашивает через элемент ИЛИ 13 и элемент И 14 ре- ₄₀ гистр 12. При несовпадении адреса ’микрокоманды и контрольного признака содержимое буферного регистра 12 не равно нулю и сигналом с выхода элемента И 14 блокируется генератор ₄₅ тактовых импульсов 18. Если содержимое регистра 12 в результате сложения кодов адреса и контрольного признака равно нулю, то сигнал блокировки через элемент И 14 не проходит, поскольку он закрыт сигналом с выхода элемента ИЛИ 13. Тогда сигнал с выхода дешифратора 9. разрешает проверку логических - условий, хранимых в регистре 2, и модификацию косвенного адреса в регистре 4, где ⁵⁵ формируется адрес следующей микрокоманды, Далее устройство функционирует аналогично описанному.

Применение изобретения позволяет повысить надежность работы устройства.

Claims (1)

1. Формула изобретения

   Микропрограммное управляющее устройство с контролем, содержащее первый и второй блоки памяти, первый и второй дешифраторы, счетчик адреса и счетчик микрокоманд, первый буферный регистр, регистр адреса, генератор тактовых импульсов, первую и вторую группы элементов 1Ц элемент НЕ, первый, второй и третий элементы И, причем первая группа выходов первого блока памяти соединена с группой входов счетчика адреса, группа выходов которого через первый дешифратор соединена с группой входов второго блока памяти, первая И группа выходов которого является . группой выходов микроопераций устройства, управляющий выход второго блока памяти соединен с управляющими ,· входами счетчика адреса и счетчика ' микрокоманд, группа входов которого соединена с второй группой выходов первого блока памяти, группа входов которого соединена с группой выходов второго дешифратора, группа входов которого соединена с группой выходов регистра адреса, первая группа входов которого является группой входов кода операции устройства,выход генератора тактовых импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом элемента НЕ, а вы ход первого элемента И соединен с управляющим входом первого дешифратора, выход второго элемента И соединен со входом установки в "нуль" счетчика адреса и управляющим входом второго дешифратора, первые входы элементов И первой группы являются группой входов .логических условий устройства, отличающееся тем, что, с целью повышения надежности устройства, содержит второй буферный регистр, третий дешифратор, третью и четвертую группу элементов И, группу элементов ИЛИ и элемент ИЛИ, причем вторая группа выходов второго блока памяти соединена с первыми группами входов элементов И второй и третьей групп, вторые группы входов которых соединены с выходами первой и второй групп выходов третьего дешифратора

   7

   913378 8

   соответственно, группа входов третьего дешифратора соединена с группой выходов счетчика микрокоманд,выход третьего дешифратора соединен с первыми входами второго и третьего эле- $ ментов И, входом элемента НЕ и первыми входами элементов И первой группы, вторые входы которых соединены с группой выходов первого буферного регистра, выходы элементов И первой 10 группы соединены с второй группой входов регистра адреса, третья группа входов которого соединена с третьей группой выходов первого блока памяти, группа выходов регистра адреса 15 соединена с первой группой входов Элементов И четвертой группы, вторая группа входов которой соединена с выходом второго элемента И, выходы элемента И четвертой группы соединены

   с первой группой входов элементов ИЛИ группы, вторая группа входов которых соединена с выходами элементов И третьей группы, выходы элементов ИЛИ группы соединены· с группой входов второго буферного регистра, группа выходов которого через элемент ИЛИ соединена с вторым входом третьего элемента И, выход которого соединен с входом генератора тактовых импульсов, выход которого соединен с вторым входом второго элемента И,