SU463970A1 - Микропрограммное устройство управлени - Google Patents

Микропрограммное устройство управлени

Info

Publication number
SU463970A1
SU463970A1 SU1823879A SU1823879A SU463970A1 SU 463970 A1 SU463970 A1 SU 463970A1 SU 1823879 A SU1823879 A SU 1823879A SU 1823879 A SU1823879 A SU 1823879A SU 463970 A1 SU463970 A1 SU 463970A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
register
address
Prior art date
Application number
SU1823879A
Other languages
English (en)
Inventor
Анатолий Павлович Федосеев
Original Assignee
Предприятие П/Я В-8528
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8528 filed Critical Предприятие П/Я В-8528
Priority to SU1823879A priority Critical patent/SU463970A1/ru
Application granted granted Critical
Publication of SU463970A1 publication Critical patent/SU463970A1/ru

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Description

1
Изобретение относитс  к области вычислительной техники II может быть использовано ири построен ИИ цифровых вычислительных машин.
Известны MHKpoHporpaMiMiHbie устройства управлени , содержащие блок пам ти микропрограмм , регистр, генератор тактовых импульсов , дешифратор кода онерации, денгифратор признаков, триггер условных переходов, дешифратор адреса, два входа которого подключены к регистру адреса и генератору тактовых имиульсов, а выход соединен с входом блока пам ти микропрограмм. Вход информационного регистра подключен к выходу блока нам ти микропрограмм. Выходы признаковых разр дов информационного регистра соединены с входом дешифратора признаков, а выходы операционных разр дов соединены с входом ден:ифратора кода операции . Выводы двух элементов «И соединены с входами регистра адреса. Входы первого элемента «И подключены к единичному выходу триггера условных переходов и выходам адресных разр дов информационного регистра , два входа второго элемента «И нодключены к нервому входу устройства и нулево.му выходу триггера условных переходов. Входы элементов «И первой группы подключепы к выходу дешифратора признаков и второму входу устройства, а выходы соединены с единичным входом триггера условных переходов, выходы элементов «И второй группы соединены с выходом устройства, а первые входы подключены к выходу дешифратора кода операции .
Иедостатком известных устройств  вл етс  большой объем оборудовани .
Целью изобретени   вл етс  упрощение устройства.
Поставленна  цель достигаетс  тем, что устройство содержит триггер совмещени  операций , счетный вход которого подключен к выходу разр да совмещени  информационного регистра, нулевой вход подключен к единичному выходу триггера условных переходов, а выход соединен со вторым входом элементов «И второй группы и третьим входом второго элемента «И.
Па чертеже представлена блок-схема предлагаемого устройства.
Оно содержит генератор тактовых импульсов 1, регистр адреса 2, дешифратор адреса 3, блок нам ти микропрограмм 4, информационный регистр 5, деншфратор кода операции 6,
дешифратор признаков 7, первую группу элементов «И 8, триггер условных переходов 9, триггер совмещени  10 операций, вторую группу элементов «И 11, элементы «И 12 и 13, входы 14 и 15 устройства и выход 16 устройства .
Устройство работает следующим образом.
Миирокома ды дел тс  на два типа. В микрокомандах первого типа возможно совмещение по времени вынолпени  данной элементарной операции и анализа признаков. Разр д совмещени  в данной микрокосм а нде равен нулю .
В микрокомандах второго типа элементарна  операци  может вьшоли тьс  только при отсутствий анализируемого признака. Разр д совмещени  равен единице.
В блоке пам ти микропрограмм 4 дл  микрокоманды любого типа отводитс  одна  чейка.
Генератор тактовых импульсов 1 вырабатывает сигналы считывани  из блока пам ти Микропрограмм 4. Информаци , считанна  из блока пам ти микропрограмм 4 по адресу, установленному в регистре адреса 2, передаетс  в информационный регистр 5. Если считываетс  микрокоманда первого типа, то в соответствии с кодом операции на выходах 16 формируетс  сигнал элементарной операции и определ етс  наличие определенного признака. При наличии признака триггер условных переходов 9 устаиавливаетс  в единицу , и в регистр адреса 2 через элемент «И 13 передаетс  адрес перехода, записанный в адресных разр дах информационного регистра 5. Если признака нет, то к содержимому регистра адреса 2 прибавл етс  единица через элемент «И 12.
При считывапии макрокоманды второго типа устанавливаетс  в единицу по счетному входу триггер совмещени  10, и тем самым запрещаетс  формирование сигналов элементарных операций на выходе 16. Производитс  анализ соответствующего признака. Если значение признака равно единице, то устанавливаютс  в единицу триггер условных переходов 9 и в ноль триггер совмещени  10, а в регистр адреса 2 через элемент «И 13 передаетс  адрес перехода.
При отсутствии признака триггер условных переходов 9 остаетс  в нулевом состо нии, и тем самым блокируетс  прибавлевие единицы к содержимому регистра адреса 2. Таким образом , в следующем такте в информационный
регистр 5 считываетс  та.же микрокоманда.
Триггер совмещени  10 устанавливаетс 
по счетному входу в ноль, и вынолнение
микрокоманды аналогично выполнению микрокоманды первого типа.
Предмет изобретени 
Микропрограммное устройство управлени ,
содержащее блок пам ти микропрограмм, регистр адреса, генератор тактовых импульсов , дешифратор кода операции, дешифратор призиаков, триггер условных переходов, деншфратор адреса, два входа которого подключены к регистру адреса и генератору тактовых импульсов, а выход соединен с входом блока пам ти микронрограмм, информационный регистр, вход которого подключен к выходу блока пам ти микропрограмм, выходы
признаковых разр дов информационного регистра соединены с входом дешифратора признаков , а выходы операционных разр дов соединены с входом дешифратора кода операции , два элемента «И, выходы которых соедипены с входами регистра адреса, входы первого элемента «И подключены к единичному выходу триггера условных переходов и выходам адресных разр дов информационного регистра, два входа второго элемента «И
подключены к первому входу устройства и нулевому выходу триггера условных переходов, две группы элементов «И, входы элементов «И первой группы подключены к выходу дешифратора признаков и второму входу устройства , а выходы соединены с единичным входом триггера условных нереходов, выходы элементов «И второй группы соединены с выходом устройства, а первые входы подключены к выходу дешифратора кода операции , отличающеес  тем, что, с целью уменьП1ени  объема оборудовани , оно содержит триггер совмещени  операций, счетный вход которого подключен к выходу разр да совмещени  информационного регистра, нулевой
вход подключен к единичному выходу триггера условных переходов, а выход соединен со вторым входом элементов «И второй группы и тр.етьим входом второго элемента «И.
SU1823879A 1972-08-28 1972-08-28 Микропрограммное устройство управлени SU463970A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1823879A SU463970A1 (ru) 1972-08-28 1972-08-28 Микропрограммное устройство управлени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1823879A SU463970A1 (ru) 1972-08-28 1972-08-28 Микропрограммное устройство управлени

Publications (1)

Publication Number Publication Date
SU463970A1 true SU463970A1 (ru) 1975-03-15

Family

ID=20525755

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1823879A SU463970A1 (ru) 1972-08-28 1972-08-28 Микропрограммное устройство управлени

Country Status (1)

Country Link
SU (1) SU463970A1 (ru)

Similar Documents

Publication Publication Date Title
GB1324617A (en) Digital processor
SU463970A1 (ru) Микропрограммное устройство управлени
SU881750A1 (ru) Микропрограммное устройство управлени
SU416696A1 (ru)
SU849223A1 (ru) Процессор с динамическим микро-пРОгРАММНыМ упРАВлЕНиЕМ
SU1262516A1 (ru) Микропрограммное устройство управлени
SU802963A1 (ru) Микропрограммное устройство управле-Ни
SU943734A1 (ru) Микропроцессор
SU960816A1 (ru) Устройство дл микропрограммного управлени
SU913378A1 (ru) Микропрограммное управляющее устройство с контролем 1
SU1269145A1 (ru) Микропроцессорное вычислительное устройство
SU301699A1 (ru) УСТРОЙСТВО дл ВЫВОДА HH00PMAUHkbCJhOUrUdHArl
SU423127A1 (ru) Микропрограммное устройство управления цифровой вычислительной машины
SU830386A1 (ru) Микропрограммное устройствоупРАВлЕНи
SU682897A1 (ru) Устройство дл формировани адресов условного перехода
SU817710A1 (ru) Устройство дл сложени и вычитани
SU291201A1 (ru) Микропрограл\ашое устройство управления
SU482743A2 (ru) Микропрограмммное устройство управлени дл цифровой вычислительной машины
SU519710A1 (ru) Микропрограммное устройство управлени
SU697997A1 (ru) Операционное устройство
SU664222A1 (ru) Логическое запоминающее устройство
SU1478213A1 (ru) Устройство дл вычислени функций синуса и косинуса
SU1603395A1 (ru) Процессор матричной вычислительной системы
SU881748A1 (ru) Микропрограммное устройство управлени
SU744572A1 (ru) Микропрограммное устройство управлени