SU482743A2 - Микропрограмммное устройство управлени дл цифровой вычислительной машины - Google Patents

Description

1

Известно микропрограммное устройство управлени  дл  цифровой вычислительной машины по авт. св. 224161.

Предлагаемое устройство отличаетс  тем, что в нем выходы адресной части накопител  соединены со счетными входами триггеров соответствующих разр дов регистра адреса долговременного запоминающего устройства, а счетный вход первого разр да регистра адреса долговременного запоминающего устройства подсоединен к выходу схемы «ИЛИ признаков условий. Выходы регистра адреса долговременного запоминающего устройства через схемы «ИЛИ и «И подключены ко входу первого инвертора, выход которого подсоединен к управл ющим входам вентилей элементарных операций и ко входу второго инвертора . Выход последнего подключен к управл ющим входам входных вентилей сумматора . Выходы старших разр дов адресной части регистра команд через схему «ИЛИ соединены со входом третьего инвертора, выход которого подсоединен ко входу четвертого инвертора и к управл ющим входам приемных вентилей регистра адреса оперативного запоминающего устройства, а выход четвертого инвертора подключен ко входам другой группы приемных вентилей регистра адреса оперативного запоминающего устройства.

Это позвол ет увеличить быстродействие и

надежность устройства, а также сократить его оборудование.

Блок-схема предлагаемого устройства изображена на чертеже.

Устройство содержит накопитель 1 долговременного запоминающего устройства, регистры 2-4, дешифратор 5, генератор 6 тактовых импульсов, схемы «ИЛИ 7-10, схему «И 11, вентили Г2-17, инверторы 18-21.

Такт работы устройства и машины в целом задаетс  импульсами генератора 6, которые образуют импульсы чтени  долговременного запоминающего устройства. Под их воздействием может читатьс  микрокоманда,

когда в регистре 4 находитс  адрес меньше 2048 ( чейки 22 и 23), или информаци  с программной части долговременного запоминающего устройства, когда в регистре 4 находитс  адрес больше 2048 ( чейки 24-25

накопител  1).

В состав микрокоманды вход т:

-оперативна  часть, представл юща  собой информацию об импульсах управлени ;

-адресна  часть, представл юща  собой информацию адреса следующей микрокоманды .

Импульсы управлени  через вентили 12 направл ютс  к разным устройствам.

В адресной части микрокоманды, в отличие от ЦВМ хранитс  не истинный код адреса

следующей микрокоманды, а код, который, передава сь в регистр 4 адреса по счетному входу триггеров, без предварительной установки на нуль последнего образует истинный код следующего адреса.

Это обусловливает сокращение св зи установки на нуль регистра 4 адреса. Указанный принцип представлени  адреса следующей микрокоманды позвол ет осуществить безусловные переходы к любой из 2048 микрокоманд , сводит к минимуму количество единиц , записываемых в накопитель, и число переключений триггеров регистра 4 адреса. При данном принципе практически возможно покрыть весь объем адресов микрокоманд с изменением положени  лишь одного или двух триггеров регистра адреса в каждом такте работы устройства.

Процесс определени  хранимого в накопителе кода на основе кодов текущего и следующего адресов очень прост.

Условные переходы в микрокомандах выполн ютс  корректировкой кода адреса следующей микрокоманды в одном из разр дов регистра 4 адреса на основе опроса соответствующих признаков.

Импульсы с выхода схемы 8 «ИЛИ поступают на вход первого триггера разр да регистра 4 по счетному входу.

Таким образом, если выполн етс  микрокоманда , содержаща  элементарную операцию , котора  опрашивает какой-либо выработанный нризнак, нар ду с кодом, преобразующим адрес микрокоманды, в регистре 4 на счетный вход триггера младщего разр да поступает единица, перебрасывающа  данный триггер в обратное состо ние.

Данный метод по сравнению с известным  вл етс  более универсальным и не требует четности адреса. Обеспечение услови  отсутстви  единицы в первом разр де преобразующего кода, требуемого в данном случае, не вызывает никаких затруднений.

Относительные переходы (по кодам операции , кодам условий и др.) осуществл ютс  в результате посылки этих кодов в регистр 4 по счетному входу триггеров, не требующих наличи  нулей в соответствующих разр дах регистра.

Перечисленные выше методы осуществлени  безусловных, условных и относительных переходов позвол ют весьма просто организовать в машине микропрограммы любой сложности .

При чтении информации с программной части долговременного запоминающего устройства , т. е. с  чеек 24 и 25 накопител  1, микропрограммы прерываютс  следующим образом: в соответствующей микрокоманде вырабатываетс  соответствующа  элементарна  операци , котора  при наличии единицы в трех старших разр дах адресной части регистра 2 команд (адрес больше 2048) при помощи схемы «ИЛИ 10 и инверторов 20 и 21 обеспечивает передачу адреса текущей микрокоманды из регистра 4 в регистр 3. Далее под действием импульсов генератора 6 по тактам микропрограммы выполн ютс  операции: установка на нуль регистра 4, прием в нем адреса из регистра 2 команд чтени  с  чеек 24 и 25 и обратна  передача адреса микрокоманды из регистра 3. В такте чтени  с  чеек 24 и 25, что обусловливаетс  наличием единицы в трех старших разр дах регистра 4,

с помощью схемы 7 «ИЛИ образуетс  признак , который при помощи схемы 9 «ИЛИ и инверторов 18 и 19 пропускает импульсы числа с запоминающего устройства в сумматор и обеспечивает запирание вентилей 12

элементарных операций.

Такое же переключение выполн етс  при чтении из  чеек 23 накопител  1 микропрограммных констант, начина  с 1920-го адреса, при помощи анализа признака 8-11-го разр дов регистра 4 схемой «И 11, схемой 9 сборки, инверторов 18 и 19. При этом считываемые с  чейки 22 импульсы образуют элементарные операции и код, образующий адрес следующей микрокоманды, а импульсы,

считываемые с  чейки 23, - код константы, принимаемой в сумматоре. Эти константы используютс  во многих микропрограммах, например,- дл  образовани  дополнительного кода чисел.

Учитыва  строгую фиксированность времени действи  элементарной операции передачи адреса из адресной части регистра 4, а также строгую фиксированность продолжительности времени нахождени  адреса числа

или константы в регистре 4, в отличие от схемы по авт. св. 224161, в предлагаемой схеме динамический принцип формировани  разрешений передачи адреса из регистра 2 и чтени  числа или константы из накопител  1 заменен статическим принципом на простых инверторах 18-21 с максимальным упрощением оборудовани  и св зей в целом.

Применение предлагаемых принципов и соединений позвол ет заметно увеличить скорость с одновременным уменьщением оборудовани , обусловленным сокращением задержек и упрощением схем. Надежность работы ЦВМ при этом увеличиваетс  в результате уменьщени  оборудовани , упрощени  схем,

уменьщени  количества срабатываний элементов и объема единиц, хранимых в запоминающем устройстве адресов микропрограмм .

Предмет изобретени 

Микропрограммное устройство управлени  дл  цифровой вычислительной машины по авт. св. № 224161, отличающеес  тем,

что, с целью увеличени  быстродействи  устройства , сокращени  оборудовани  и увеличени  надежности, в нем выходы адресной части накопител  соединены со счетными входами триггеров соответствующих разр дов

регистра адреса долговременного запоминающего устройства, а счетный вход первого разр да регистра адреса долговременного запоминающего устройства подсоединен к выходу схемы «ИЛИ признаков условий, выходы регистра адреса долговременного запоминающего устройства через схемы «ИЛИ и «И подключены ко входу первого инвертора, выход которого подсоединен к управл ющим входам вентилей элементарных операций и ко входу второго инвертора, выход второго инвертора подключен к управл ющим входам

входных вентилей сумматора, выходы старших разр дов адресной части регистра команд через схему «ИЛИ соединены со входом третьего инвертора, выход которого подсоединен ко входу четвертого инвертора и к управл ющим входам приемных вентилей регистра адреса оперативного запоминающего устройства, а выход четвертого инвертора подключен ко входам другой группы приемных вентилей регистра адреса оперативного запоминающего устройства.

1Н

т0 гй|Е1а

1 -tzzyj jj