SU429425A1

SU429425A1 - ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО:,'-1-'''''Жt n^J-ЛП.»^-'-"'''''

Info

Publication number: SU429425A1
Application number: SU1823725A
Authority: SU
Original assignee: К. И. Диденко, К. Г. Карнаух, А. Ю. Хваткое , И. С. Шандрин; Специальное конструкторское бюро систем автоматического управлени
Priority date: 1972-08-30
Filing date: 1972-08-30
Publication date: 1974-05-25

Description

1

Изобретение относитс к области вычислительной техники и может быть применено в различных автоматизированных системах упр.авлени .

Известны вычислительные устройства, содержаидие блок пам ти управл ющих слов, св занный с регистрами кодов макрокоманд и макроадресов, формирователь микроопераций и блок пам ти операндов, св занные с арифметическим блоком.

Цель изобретени - сокращение оборудовани и повышение быстродействи устройства .

Дл этого предложенное устройство содержит регистры формировани кодов операций и кодов адресов, блок коммутации обратных св зей, первый выход которого подключен через регистр формировани кодов операций ко входу формировател микроопераций и первому входу блока коммутации обратной св зи, второй выход которого через регистр формировани кодов адресов подключен ко входу блока пам ти операндов и ко второму входу блока коммутации обратной св зи, третий и четвертый входы которого соединены соответственно с выходами регистра кодов макроадресов и регистра кодов макрокоманд.

На чертеже представлена блок-схема вычислительного устройства.

2

Вычислительное устройство содернчит блок пам ти / управлени слов, регистр 2 кодов ма1К,роадресо1в, регистр Л кодов макрокоманд, блок 4 коммутации обратной св зи, регистр 5

фо,рми1ровани кодов адресов, регистр 6 формирован .и кодов операций, блок 7 пам ти операндов, формирователь микроопераций 8 и арифметический блок 9.

В основу реализации предлагаемого устройства положен способ умножени (делени ) двоичного полинома ЛЦл:) на корень этого полинома с помощью регистра с обратными св з ми. Степень обратных св зей определ ет двоичный полином М(к), по модулю :которого выч.исл етс умножение (деление ). В результате указанных операций формируетс двоична последовательна сеть, количество элементов которой и пор док их .следовани вл ютс функцией полинома

М(х.}.

ТакиМ -образом, вместо группы кодовых комбинаций с известным пор дком следовани можно хранить один двоичный полином, управл ющий обратными св з ми регистра

сдвига, генерирующего кодовые комбинации с измен ющимс пор дком следовани . Количество перестановок таких кодовых комбинаций зависит от степени полинома М(к. Если прин ть, что генерируемые кодовые

комбинации вл ютс кодами операций и кодамн адресов вьпислительиогэ устройства, то это позволит решать специальные задачи, например линеаризаци, масштабировани л другие без составлепы стандартных программ .

Вычислительное устройство работает следующим образом.

При чтении управл ющего слова из блока пам ти / коцы ма-кроадреса и макрокоманды поступают в регнстры 2 и 3. Разр дные выходы этих регистров коммутируют соотве-тству О1Цие схемы неэквивалентности, которые вход т в состав блока 4 ко,ммутации обратных св зей и соедин ютс с выходами регистров 5 и соответственно формировани КОД01В адресов и фо1р.м.ироваНИ кодов операций , представл ющих собой регистры сдвига с обрат ньгми св з ми.

Степень.обратной св зи определ ет код макроадреса и код макрокоманды. Тогда поеле каждого сдвига регистров 5 и 6 формируетс последовательность кодов адресов дл регистра 5 и последовательность кодов опе|и1ций дл регистра 6. Выходы каждого из разр дов регистра 6 определ ют последовательнс сть микроопераций в фор.мирователе 8. Вместе с этим в регистре 5 дл каждого кода операции фор.мируетс код адреса операнда, хран щ.егос в блоке пам ти операндов 7. Это позвол ет читать операндр из различных чеек данного масси аа блока пам ти о перандов . Операнды поступают в арифметический блок .9, где выполн ютс различные арифметические и логические операции, последовательность которых определ етс кодом макрокоманды .

Такнм образом, управл ющее слово, которое занимает одну чейку пам ти, позвол ет формировать в регистрах 5 и 5 сдвига с обратными св з ми совокупность кодов операций и кодов адресов операндов, определ емых конкретной задачей. Это уменьшает объем блока пам ти и увеличивает быстродействие вычислительного устройства.

Предмет изобретени

Вычислительное устройство, содержащее блок пам ти управл ющих слов, . св занный с регистрами /кодов макрокоманд и мак.роад .ресов, фор-.мирователь микроопераций и блок пам ти операндов, св занные с арифметическим блоком, отличающеес тем, что, с целью сокращени оборудовани и повыщени быстродействи , оно содержит регистры формировани кодов операций и кодов адресов, блок коммутации обратной св зи, первый выход которого одключен через регистр формировани кодов операций ко входу формировател микроопераций и первому входу блока ком.мутации обратной св зи, второй выход которого через регистр формировани кодов адресов подключен ко входу блока пам ти операндов и ко второму входу блока коммутаций обратной св зи, третий и четвертый входы которого соединены соответственно с выходами регистра кодов макроадресов и регистров кодов макрокоманд.