SU817710A1 - Устройство дл сложени и вычитани - Google Patents

Description

Изобретение относится к автоматике, и вычислительной технике и может быть использовано при реализации технических средств дискретной автоматики и вычислительной техники.

Известно устройство для вычитания и сложения чисёл, содержащее три регистра, выполненных в виде суммирую^ щих счетчиков, схему сравнения, эле. мент И и генератор импульсов [1] .,

Недостатком этого устройства является отсутствие схемы оптимального ввода.чисел в регистры, что ведет· к уменьшению быстродействия устройства. · ‘15

Известно также устройство для сложения и вычитания, быстродействие >которого повышено за' счет оптимального ввода чисел в счетчики и регистр. Устройство содержит два счетчика, 20 регистр, две схема сравнения, три коммутатора, триггер признака операции, генератор импульсов, элемент И и блок анализа, состоящий из элементов И и ИЛИ. Входы операндов в уст- 25 ройстве подключены ко входам первой схемы сравнения и информационным входам всех трех коммутаторов, управляющие входы которых соединены с выхо. дами блока анализа, входы которого 30

2' подключены к выходам первой схемы сравнения и триггера признака' one- I. рации.Выходы коммутаторов соединены с установочными входами двух счетчиков и регистра, выходы первого счётчика и регистра - со входами второй схемы сравнения, выход которой подключен ко входу элемента И, другой вход которого подключен к выходу генератора импульсов, а выход - ко входу второго счетчика [2].

Однако это устройство имеет низкое быстродействие при вычитании,, если вычитаемое более, чем в два раза меньше уменьшаемого.

Цель изобретения - повышение быстродействия.

Поставленная цель достигается тем, что устройство для сложения и вычитания, содержащее генератор импульсов, элемент И, регистр, два счетчика, две схемы сравнения, два коммутатора, триггер признака операции, блок анализа, содержащий эле- менты И и ИЛИ, причем входы операндов устройства подключены ко входам первой схемы сравнения и к информационным входам первого и второго коммутаторов, выходы которых подключены к установочным входам соответст3 венно регистра и первого счетчика, разрядные выходы которых подключены ко вводам второй схемы сравнения, выход которой подключен к одному входу элемента И, другой вход которого соединен с выходом генератора им- » пульсов, нулевой выход триггера при- ³ знака операции подключен к первым ‘входам первого и второго элементов И блока анализа, а единичный выход к первому входу третьего элемента И блока анализа, додержит третью схему * сравнения, входы которой соединены с выходами коммутаторов, управляющие входы которых соединены с первым и вторым выходами первой схемы сравнения, а первый и второй выходы тре- 15 Тьей схемы сравнения - со вторыми . входами соответственно первого и второго элементов И блока анализа,при этом выход первого элемента И блока анализа соединен с первым входом чет- 20 вертого элемента И блока анализа и с управляющим входом регистра, выход элемента И - со вторыми входами тре тьего и четвертого и с третьим входом второго элементов Й блока анализа, входы первого элемента ИЛИ блока анализа с выходами второго и третьего элементов И. блока анализа, входы второго элемента ИЛИ с выходами второго и четвертого элементов И блока анали-, за, выход первого коммутатора подключен к установочному входу второго счётчика, суммирующий вход которого подключен к выходу третьего Элемента И блока анализа, а вычитающий вход к выходу второго элемента ИЛИ блока анализа, суммирующий вход первого счетчика подключен к выходу четвертого элемента И блока анализа, а вы- . читающий вход - к выходу первого элемента ИЛИ блока анализа.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит схему 1 сравнения, на входы которой подаются модули чисел. А и. В. Выходы схемы 1 сравнения (А<В и А^в) подключены к управляющим входам коммутаторов- 2 й 3, информационные входы которых также соединены со входами операндов устройства, на которые подаются модули чисел А и В, установочные входы регистра 4 и счетчика 5 соединены с выходами соответственно коммутаторов 2 и 3, установочный вход счетчика 6 - с выходом коммутатора 2,, выходы регистра 4 и счетчика 5 подключены ко входам схемы 7 сравнения, выход которой подключен ко входу элемента И 8, другой вход которого соединен с выходом генератора 9 импульсов, входы схемы 10 сравнения соединены с вы- 60 ходами коммутаторов 2 и 3. Блок 11 анализа содержит элементы И 12-15 и элементы ИЛИ 16 и 17 и служит для подключения выхода элемента И 8, на . который поступают импульсы с выхода генератора 9 импульсов к соответствующим входам (суммирующим или вычитающим) счетчиков 5 и б при проведении операций сложения и вычитания, а также для выработки сигнала разрешения установки, поступающего на управляющий вход регистра 4. Логический блок 11 анализирует состояние выходов схемы 10 сравнения, а также триггера 18 признака операции.

Модули чисел А и В сравниваются схемой 1 сравнения И на одном из выходов ее возникает сигнал, соответствующий результату сравнения, т.е. А^В или А<В. Одновременно модули чисел А и В поступают на информационные входы коммутаторов 2 и 3. В зависимости от величин модулей чисел А и В на выходах коммутаторов 2 и 3 возникают коды чисел, при этом на выходе коммутатора 2 - большее число (Б)> а на выходе коммутатора 3 - меньшее число (М) . Эти коды ( независимо от·; вида арифметической операции) поступают в счетчик 6 (число Б) и в счетчик 5 (число М). Одновременно числа Б и М поступают на входы схемы 10 сравнения, где производится сравнение большего числа с удвоенным меньшим.

При сложении чисел на единичном выходе коммутатора 3 имеется разрешающий сигнал,, открывающий элемент И 14 для прохождения импульсов с выхода элемента И 8 на суммирующий вход счетчика б и через элемент ИЛИ 16 - на Вычитающий вход счетчика 5.

Работает устройство следующим образом.

В начале работы в счетчик 6 записывается число Б, а в счетчик 5 число М, регистр 4 сброшен в нуль. Так как код числа в счетчике 5 не равен коду числа в регистре 4, то на выходе схемы 7 сравнения имеется сигнал, отпирающий элемент И 8, и импульсы генератора 9 поступают на суммирующий вход счетчика 6 и вычитающий вход счетчика 5. Когда счетчик 5 сбросится в нуль, разрешающий сигнал на выходе схемы 7 сравнения исчезает, элемент И 8 запирается и импульсы из генератора 9 уже не поступают на входы счетчиков 5 и 6. Следовательно, к числу Б, записанному в счетчике б, прибавляется число М, списанное из счётчика 5, и число, возникшее в счетчике 6, соответствует сумме чисел Б и М. Бремя сложения чисел равно ¹ S “ ^Ht0 » где t₀- период следования импульсов генератора 9.

Таким образом, время работы устройства в режиме сложения оптимально и не зависит от того , Б^2М или Б<2М.

В режиме вычитания при Б^2М сигналом с выхода схемы 10 сравнения открыт элемент И 13, через который и далее через элементы ИЛИ 16 и 17 импульсы генератора 9 поступают соответственно на вычитающие входы счет¹ чиков 5 и 6. Следовательно, из числа Б, записанного в счетчике 6, вычитается число И, записанное в счетчике 5. Время вычитания ίγ * .,

Так как разность л =Б-М>М, то время ц для этого режима тоже оптимально и зависит от числа М.

Если в режиме вычитания Б<2М, то число Б записывается не только в счетчик 6, но и в регистр 4, так как с выхода элемента И 12 подается разрешающий сигнал на управляющий вход регистра 4. При этом открыты элементы И 12 и 15,и импульсы с генератора 9 поступают на суммирующий вход счетчика 5 и на вычитающий вход счетчика 6. Когда код числа в счетчике .5 равен коду числа в регистре 4, вычитание прекращается. Время работы устройства в этом режиме равно

12, ^ж = to а

Так как при Б<2М Δ < М, то и время работы устройства в этом режиме зависит от разности чисел л , а не от числа М, как в известном устройстве.

Таким образом, в результате определения соотношения чисел Б и М быстродействие предлагаемого устройства при вычитании повышается.

Claims (2)

1. Изобретение относитс  к автоматике , и вычислительной технике и может быть использовано при реализации технических средств дискретной автоматики и вычислительной техники. Известно устройство дл  вычитани  .и сложени  чисел, соде1ржа1цее три регистра , выполненных в виде суммирую щих счетчиков, схему сравнени , эле . мент И и генератор импульсов 1 ., Недостатком этого устройства  вл етс  отсутствие схемы оптимального ввода.чисел в регистры, что ведет-к уменьшению быстродействи  устройства . Известно также устройство дл  сложени  и вычитани , быстродействие которого повышено за счет оптимально го ввода чисел в счетчики и регистр. Устройство содержит два счетчика, регистр,.две схема сравнени , три коммутатора, триггер признака операции , генератор импульсов, элемент И и блок анализа, состо щий из элементов И и ИЛИ. Входы операндов в устройстве подключены ко входам первой схемы сравнени  и информационным вхо дам всех трех коммутаторов, управл ющие входы которых соединены с выходами блока анализа, входы которого подключены к выходам первой схемы сравнени  и триггера признака one- ( рации. Выход(11 коммутаторов соединены с установочными входами двух счетчиков и регистра, выходы первого счетчика и регистра - со входами второй схемы сравнени , выход которой подключен ко входу элемента И, другой вход которого подключен к выходу генератора импульсов, а выход - ко входу второго счетчика 2 . Однако это устройство имеет низкое быстродействие при вычитании,, если вычитаемое более, чем в два раза меньше уменьшаемого. Цель изобретени  - повышение быстрод зйстви . Поставленна  цель достигаетс  тем, что устройство дл  сложени  и вычитани , содержащее генератор импульсов , элемент И, регистр, два счетчика, две схемы сравнени , два коммутатора, триггер признака Операции , блок анализа, содержгиаий эле- менты И и ИЛИ, причем входы операндов устройства подключены ко входам первой схемысравнени  и к информационным входам первого и второго коммутаторов, выходы которых подключены к установочным входам соответственно регистра и первого счетчика , разр  дные выходы которых подключены ко вйодсил второй схемы сравнени , выход которой подключен к одному входу элемента И, другой вход которо го соединен с выходом генератора импульсов , нулевой выход триггера признака операции подключен к первым входам первого и второго элементов И блока анализа, а единичный выход к первому входу третьего элемента И блока.анализа, додержит третью схему сравнени , входы которой соединены с выходами коммутаторов/ управл ющие входы которых соединены с первым и вторым выходами первой схемы сравнени , а первый и второй выходы схемы сравнени  - со вторыми . входами соответственно первого и вто рого элементов И блока анализа,при этом вых&amp;д первого элемента И блока анализа соединен с первым входом чет вертого элемента И блока анализа и с управл кщим входом регистра, выход элемента И - со вторыми входами третьего и четвертого и с третьим входо второго элемейтов И блока анализа, входы первого элемента ИЛИ блока ана лиза с выходг1ми второго и третьего элементов И. блока анализа, входы вто рого элемента ИЛИ с выходами второго и четвертого элементов И блока анали за, выход первого коммутатора подключен к установочному входу второго счетчика, суив ирующий вход которого подключен к выходу третьего Элемента И блока анализа, а вычитакиций вход к выходу вторюго элемента ИЛИ блока анализа, суммирунщий вход первого счетчика подключен к выходу четвертого элемента И блока анализа, а вычитаквдий вход - к выходу первого эле мента ИЛИ блока анализа. На чертеже -представлена блок-схема предлагаемого устройства. Устройство содержит схему 1 сравнени , на входы которой подаютс  модули чисел. А и. В. Выходы схемы 1 сравнени  ( и ) подключены к управл кидим входам коммутаторов. 2 и 3, информационные входы ко1горых также соединены со входами операндов устройства, на которые подаютс  модули чисел А и-В,, установочные входы регистра 4 и счетчика 5 соединены с выходами соответственно коммутаторов 2 и 3, установочный вход счетчик 6 - с выходом коммутатора 2,, выходы регистра 4 и счетчика 5 подключены ко входам схемы 7- сравнени , выход . которой подключен ко входу элемента И 8, другой вход которого соединен выходом генератора 9 импульсов, вхо ды схемы 10 сравнени  соединены с в ходами KOMSijyTaTopOB 2 и 3. Блок 11 анализа содержит элементы И 12-15 и элементы ИЛИ 16 и 17 и служит дл  подключ- ни  выхода элемента И 8, на . который поступают импульсы с выхода генератора 9 импульсов к соответствующим входам (суммирующим или вычитающим ) счетчиков 5 и б при проведении операций сложени  и вычитани , а также дл  выработки сигнала разрешени  установки, поступающего на управл юишй вход регистра 4. Логический блок 11 анализирует состо ние выходов схемы 10 сравнени , а также триггера 18 признака операции. Модули чисел А и В сравниваютс  схемой 1 сравнени  и на одном из выходов ее возникает сигнал, соответствующий результату сравнени , т.е. или . Одновременно модули чисел А и В поступают на информационные входы ко1.4мутаторов 2 и 3. В зависимости от величин модулей чисел А и В на выходах коммутаторов 2 и 3 возникают коды чисел, при этом на выходе коммутатора 2 - большее число (Б)/ а на выходе коммутатора 3 - меньшее число (М). Эти коды (независимо от. вида арифметической операции) поступают в счетчик 6 (числоБ) и в счетчик 5 (число М). одновременно числа Б и М поступают на входы схемы 10 сравнени , где производитс  сравнение большего числа с удвоенным меньшим . При сложении чисел на единичном . выходе коммутатора 3 имеетс  разрешающий сигнал,, открывающий элемент И 14 дл  прохождени  импульсов с выхода элемента И 8 на суммирующий вход счетчика б и через элемент ИЛИ 16 - на йычитакйций вход счетчика 5. Работает устройство следующим образом . В начале работы в счетчик 6 запи сываетс  число Б, а в счетчик 5 число М, регистр 4 сброшен в нуль. Так как код числа в счетчике 5 не равен коду числа в регистре 4, то на выходе схемы 7 сравнени  имеетс  сигнал , отпиракнций элемент И 8, и импульсы генератора 9 поступают на суммирующий вход счетчика 6 и вычитающий вход счетчика 5. Когда счетчик 5 сброситс  в нуль, разрешающий сиг нал на выходе схемы 7 сравнени  исчезает , элемент ИЗ запираетс  и импульсы из генератора 9 уже не поступают на входы счетчиков 5 и 6. Следовательно , к ЧИСЛУ Б, записанному в счетчике б, прибавл етс  число М, списанное из счётчика 5, и число, возникшее в счетчике б, соответствует сумме чисел Б и М. Врем  сложени  чисел равно t 25 H.to ; где tp- период следовани  импульсов генератора 9. Таким образом, врем  работы устройства в режиме сложени  оптимально и не зависит от того , Б52М или . В режиме вычитани  при сигналом с выхода схемы 10 сравнени  открыт элемент И 13, через который и далее через элементы ИЛИ 16 и 17 импульсы генератора 9 поступают соответственно на вычитающие входы счетчиков 5 и 6. Следовательно, из числа Б, записанного в счетчике 6, вычитаЬ .тс  число Н, записанное в счетчике 5. Врем  вычитани  t Mto Так как разность д , то врем  ц дл  этого режима тоже опти мгшьно и зависит от числа М. Если э режиме вычитани  , то число Б записываетс  не только в счетчик б, но и в регистр 4/ так как с выхода элемента И 12 подаетс  разрешающий сигнал на управл ющий вход регистра 4. При этом открыты элементы И 12 и 15,и импульсы с генератора 9 поступают на суммирунмдий вход счетчика 5 и на вычитгшлций вход счет чика б. Когда код числа в счетчике . равен коду .числа в регистре 4, вычитание прекращаетс . Врем  работы устройства в этом режиме равно t,j t(B-M) t(jA Так как при л М, то и врем  работы устройства в этом режиме зависит от разности чисел л , а не от числа М, как в известном устройстве . Таким образом, .в результате определени  соотношени  чисел Б и М быстродействие предлагаемого устройства при вычитании повышаетс . Формула изобретени  Устройство дл  сложени  к- вычитани , содержащее генератор импульсов, элемент И, регистр, два счетчика, две схемы сравнени ,.два коммутатора триггер признака операции, блок анализа , содержащий элементы И и ИЛИ, причем входы операндов устройства подключены ко входам первой схемы сравнени  и к информационным входам первого и второго коммутаторов, выходы которых подключены к установочным входам соответственно регистра и первого счетчика, разр дные выходы которых подключены ко входам второй схемы сравнени , выход которой, подключен к одному входу элемента И, другой вход которого соединен с выходом генератора импульсов, нулевой выход триггера признака операции подключен к первым входам первого и второго элементов И блока анализа, а единичный выход - к первому входу третьего элемента И блока анализа, отличающеес  тем, что, с целью повышени  быстродействи , оно содержит третью схему сравнени ,входы которой соединены с выходами коммутаторов , управл клцие входы которых соединены с первым и вторым выходс1ми первой схемы сравнени , а первый и второй выходы третьей схемы сравнени  соединены со вторьо ш входгими соответственно первого и второго элементов И блока анализа, при этс выход пёрт вого элемента И блока анализа соединен с первым входом четвертого элемента И блока анализа и с управл ю14им входом регистра, выход элемента И соединен со втЬрьми входа ш третьего И четвертого и.с третьим входе второго элементов И блока анализа, входы первого элемента ИЛИ блока анг1лиза соединены с выходами второго А третьего эле ®нтов И блока анализа, входы, второго элемента ШШ соединены с выходги ш второго и четвертого элементов И Олока анализа, выход коммутатора подключен к устлновочному входу второго, счетчика, суммирующий вход которого подключен к выходу третьего элемента. И блока анализа, а вычитающий вход - к выходу второго элолента ИЛИ блока ангшиза , суммирующий вход первого счетчика подключен к выходу четвертого элемента И блока анализа, а вычитакхций вход - к выходу первого элемента ШШ блока анализа. Источники информации, прин тые во.внимание при экспертизе, 1. Авторское свидетельство СССР № 394785, кл. G 06 F 7/50, 1971.
2. 2.. Авторское свидетельство СССР № 574716, кл. G 06 F 7/50, 1976 (прототип).