SU881750A1 - Микропрограммное устройство управлени - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано при построении цифровых вычислительных машин.

Известно микропрограммное устройство управлени , содержащее блок пам ти , регистры, схемы приема информации , генератор импульсов, счетчик тактов , дешифратор, формирователь адреса микропрограммных слоев, элементы И, НЕ И .

Недостатком такого устройства  вл етс  его сложность.

Наиболее близким по технической сущности к изобретению  вл етс  микропрограммное устройство управлени , содержащее блок пам ти, регистр адреса , генератор тактовых импульсов, дешифратор кода операций, дешифратор приз 1аков, триггер условных переходов , триггер совмещени  операций, дешифратор адреса, элементы И 2.

Однако этому устройству присуще низкое быстродействие, обусловленное выполнением одного типа микрокоманд за два такта.

Цель изобретени  - повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в устройство микропрограммного

управлени , содержащее два блока элементов И, три дешифратора, регистр адреса, элемент И, блок пам ти, генератор тактовых импульсов, информационный регистр, причем управл ющий вход регистра адреса соединен с выходом элемента И, информационный выход регистра адреса соединен с информационным входом первого дешифратора,

10 управл ющий вход которого соединен с выходом генератора тактовых импульсов , выход первого, дешифратора соединен с входом блока пам ти, выход которого соединен с информационным

15 входом информационного регистра, первый , второй, третий информационные выходы которого соединены соответственно с входами второго,третьего дешифраторов и с первым входом элемен20 та И, выходы дешифраторов соединены соответственно с первыми входами первого и второго блоков элементов И,. группа выходов второго блока элементов И  вл етс  группой выходов уст25 ройства, второй вход первого блока элементов И  вл етс информационным входом устройства, введены два элемента ЗАПРЕТ, причем выход первого блока элементов И соединен с запрещающим входом первого элемента ЗАПРЕТ ,с информационнЕлм входом второго элемента ЗАПРЕТ и со вторым входом элемента И, запрещающий вход второго элемента ЗАПРЕТ соединен с четвертым информационным выходом информационного регистра, управл ющий вход устройства соединен с информа Ционным входом первого элемента ЗА- ПРЕТ, выход первого элемента ЗАПРЕТ соединен с информационным входом регистра адреса.

На чертеже представлена блок-схема устройства.

Устройство содержит генератор тактовых импульсов 1, регистр адреса 2, дешифратор 3, блок пам ти 4, информационный регистр 5, дешифратор б, дешифратор 7, блок элементов И 8, элементы ЗАПРЕТ 9 и 10, блок элементов И 11, элемент И 12, входы 13 и 14 устройства и выход 15 устройства. Устройство работает следующим образом .

Микрокоманды дел тс  на два типа. В микрокомандах первого типа возможно совмещение по времени выполнени  данной элементарной операции и анализа признаков. Разр д совмещени  в данной микрокоманде равен .единице.В микрокомандах второго типа элементарна  операци  может выполн тьс  только при отсутствии анализируемого признака. Разр д совмещени  равеннулю . В блоке пам ти 4 дл  микрокоманды любого типа отводитс  одна  чейка.

Генератор тактовых импульсов 1 вырабатывает сигналы считывани  из блока пам ти 4. Информаци , считанна  из блока пам ти 4 по адресу, установленному в регистре адреса 2, передаетс  в информационный регистр 5. Если считываетс  микрокоманда первого типа, то сигнал с выхода разр да совмещени  запирает первый элемент ЗАПРЕТ 9 по запрещающему входу и, независимо от наличи  призн ков, на выходах 15 формируетс  сигнал элементарных операций, соответствующий коду операции. Одновременно с этим анализируетс  наличие- призна .ков. При наличии признака сигнал с выхода блока элементов И 8 закрывает второй элемент ЗАПРЕТ 10, блокиру  прибавленные единицы к содержимому регистра адреса 2, одновременно разреша . Передачу адреса перехода из адресных разр дов информационного регистра 5 через элемент И 12 в регистр адреса 2. Если признака нет, то к содержимому регистра адреса 2 прибавл етс  единица через элемент ЗАПРЕТ 10. При считывании микрокоманды второго типа элемент ЗАПРЕТ 9 не блокируетс , поэтому выполнение микрокоманды определ етс  только наличием или отсутствием признаков.

Если значение признака равно единице , то сигнал с выходов элемента

И 8 через открытый элемент ЗАПРЕТ 9 запрещает формирование сигналов элементарных операций на выходах 15, одновременно разреша  передачу в регистр адреса 2 перехода.

При отсутствии признака сигнал запрещени  формировани  элементарных операций на выходы 15 не поступает, поэтому микрокоманда выполн етс  как обычно, а к содержимому регистра адреса 2 через открытый элемент ЗАПРЕТ 10 добавл етс  единица.

Применение изобретени  позвол ет повысить быстродействие устройства.

Claims (1)

1.Авторское свидетельство СССР № 416696, кл. G-06F 9/16, 1971.

2,Авторское свидетельство СССР W 463970, кл. О-ОбР 9/16, 1975 (прототип.