SU435523A1

SU435523A1 - Устройство вычитания

Info

Publication number: SU435523A1
Application number: SU1846820A
Authority: SU
Original assignee: В. хович, В. Л. Баранов, Э. Л. Онищенко; , Н. К. Ференец Институт автоматики
Priority date: 1972-10-27
Filing date: 1972-10-27
Publication date: 1974-07-05

Description

Изобретение относитс к вычислительной технике и предназначено дл вычитани абсолютных величин двух чисел.

Известны устройства вычитани , содержащие динамические регистры, сумматор, первый вход которого соединен с выходом первого динамического регистра, а выход - со входом этого же регистра, два триггера, линию задержки и схему совпадени . Однако известные устройства сложны.

Цель изобретени - упрощение устройства.

Дл достижени этой цели в предлагаемом устройстве единичный выход первого триггера соединен со вторым входом сумматора, а единичный вход - с выходом второго динамического регистра, первым входом схемы совпадени и со входом линии задержки. Выход последней подключен к единичному входу второго триггера, единичный выход которого соединен со вторым входом схемы совпадени , выход которой подключен ко входу второго динамического регистра, а нулевые входы обоих триггеров св заны с шиной сброса .

На чертеже изображена схема описываемого устройства.

Схема содержит триггеры 1 и 2, схемы совпадени 3, динамические регистры 4 и 5, элемент задержки 6, сумматор 7.

Устройство работает следующим образом.

В регистр 5 заноситс уменьщаемое, а в регистр 4 - вычитаемое. Работа регистров 4 и 5 синхронизирована. Сигналом п-ого разр да регистра РП триггеры 1 и 2 устанавливаютс в нулевое состо ние. Коды уменьщаемого и вычитаемого, начина с младших разр дов , поступают на сумматор 7 и схему совпадени 3 соответственно. Пока триггер 2 находитс в нулевом состо нии, код уменьшаемого суммируетс с нулевым и не измен етс . Перва единица кода вычитаемого перебрасывает триггер 2 в единичное состо ние. Теперь , начина с этого, и ко всем старшим разр дам уменьшаемого прибавл етс единица, что аналогично вычитанию единицы в том разр де, где была единица в коде вычитаемого . Пройд элемент задержки 6, эта единица перебрасывает триггер 1 в единичное состо ние , и, начина со следующего разр да, код вычитаемого переписываетс в динамический регистр. Эта операци повтор етс столько раз, сколько единиц в коде вычитаемого. Если уменьщаемое меньше вычитаемого, то результат получаетс в дополнительном коде.

Пример. Пусть необходимо вычислить разность 181-40 141. Код уменьшаемого 181 (О ... 0010110101) записываетс в регистр 5, а код вычитаемого 40(0... 0000101000) в регистр 4. Перва младша единица кода вычитаемого (в четвертом разр де) перебрасывает триггер 2 в единицу. Сумматор произво-. дит сложение:

0.

. 0010110101 1. . 1111111000

0. . .0010101101

Этот результат записываетс в регистре 5, а в регистр 4 записываетс код (0. ..0000100000). В следующей итерации единица кода, вычитаемого в шестом разр де, оп ть перебрасывает триггер 2 в единичное состо ние. В динамический регистр 5 записываетс результат сложени :

, О . . . 0010101101 + 1 . . . 1111100000

0. . .0010001101

Этот результат представл ет собой двоичный код разности.

Предмет изобретени Устройство вычитани , содержащее два динамических регистра, сумматор, первый вход которого соединен с выходом первого динамического регистра, а выход - со входом этого же регистра, два триггера, линию задержки и схему совпадени , отличающеес тем, что, с целью упрощени устройства, единичный выход первого триггера соединен

со вторым входом сумматора, а единичный вход - с выходом второго динамического регистра , первым входом схемы совпадени и со входом линии задержки, выход которой подключен к единичному входу второго триггера,

единичный выход которого соединен со вторым входом схемы совпадени , выход которой подключен ко входу второго динамического регистра, а нулевые входы обоих триггеров св заны с шиной сброса.

r-LJ.

В