SU450171A1

SU450171A1 - Устройство дл вычислени коэффициентов многочлена

Info

Publication number: SU450171A1
Application number: SU1892014A
Authority: SU
Inventors: Виктор Иванович Корнейчук; Константин Григорьевич Самофалов; Владимир Петрович Тарасенко; Александр Кирилович Тесленко; Богдан Павлович Хижинский
Original assignee: Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date: 1973-03-09
Filing date: 1973-03-09
Publication date: 1974-11-15

Description

1

Изобретение относитс к области вычислительной техники и может быть использовано при построении цифровых вычислительных машин (ЦВМ) на основе больших интегральных схем.

Известно арифметическое устройство, содержаш ,ее блок управлени , сумматор, регистры операнд и результата.

Недостатком известных устройств вл етс то, что ДЛЯ вычислени коэффициентов многочлена , равного произведению многочлена

пт

2 YiX на многочлен У VjZ, необходимо не

менее т-п раз выполнить команду сложени и (n-j-l) (m-f-1) раз команду умножени , дл чего потребуетс m-n(/n+,l) (л+1) раз обратитьс к запоминающему устройству, что приводит к значительным затратам времени, необходимого дл вычислений.

С целью сокращени времени вычислени , в устройство введены блок сдвига, логические схемы «И, первые входы которых соединены с выходами младших разр дов регистров коэффициентов первого многочлена, а вторые входы - с выходами блока управлени и управл ющими входами блока сдвига коэффициентов второго многочлена; выходы схем «И подключены к входам логической схемы «ИЛИ, выход которой соединен с входами разрешени выдачи регистров коэффициентов

второго многочлена, выходы которых соединены с разр дными входами блока сдвига коэффициентов второго многочлена, выходы которого подключены ко вторым входам сумматоров .

На чертеже представлена блок-схема устройства , где: 1 - регистры коэффициентов первого многочлена; 2 - регистры коэффициентов второго многочлена; 3 - регистры коэффициентов результата; 4 - сумматоры; 5-

регистр сдвига; 6 - блок управлени ; 7 -

логические схемы 8 - логическа схема

«ИЛИ.

В регистры 1 занос тс коэффициенты первого многочлена Vi, в регистры 2 - коэффициенты второго многочлена. Количество регистров 3 коэффициентов результата и количество сумматоров 4 равно n+m-f-l. Каждый из сумматоров 4 образует с соответствующим

регистром 3 накопительный сумматор.

Работу устройства рассмотрим на следуюш ,ем примере.

Пусть необходимо вычислить значение коэффициентов многочлена, равного произведению (Зх - -2х+4) (х +Зх-}-5). Следовательно, Уо 4, У1 2, У2 3, , Vi 3, .

При этом операнды УО, У и У2 перед началом вычислений записываютс в регистры 1, операнды УО, Vj и Vz - в регистры 2. Регистры 3, количество которых в данном случае равно 5, устанавливаютс в нулевое состо ние . С началом работы устройства блок управлени 6 вырабатывает сигнал, открывающий логическую схему «И 7, соединенную- с младшим разр дом регистра 1 операнда УО и,5 воздейству на регистр сдвига, подключает выходы регистров 2 к трем крайним справа сумматорам. При этом значение младшего разр да регистра операнда УО управл ет выдачей операндов VQ, Vi, Vz из регистров 2.

Дл указанных выше значений Уг и Vj процесс вычислени иллюстрируетс следующей таблицей, где: А - состо ние регистров коэффициентов результата; В - коды, подаваемые на сумматоры.

Затем блок уцравлени 6 вырабатывает следующий сигнал, открывающий логическую схему «И 7, соединенную с младшим разр дом регистра 1 операнда УЬ и, воздейству на регистр сдвига, подклю шет выходы регистров 2 со сдвигом на один сумматор влево к последующим трем сумматорам. При этом выдачей операндов Vo, V, Vz управл ет значение младщего разр да регистра 1 операнда У. Далее сигнал с блока управлени 6 поступает на схему «И 7, соединенную с младшим разр дом регистра 1 операнда V2, и на следуюший управл ющий вход регистра сдвига. В результате этого значение младщего разр да регистра 1 операнда УЗ управл ет выдачей операндов VQ, V, Уг, сдвинутых на выходе регистра сдвига по отношению к предыдушему состо нию еще на один сумматор влево. Затем сигнал с блока управлени 6 поступает на сдвигающие входы регистров 1 и 3, сдвига их содержимое на один разр д вправо.

Описанный цикл вычислений будет повтор тьс до тех пор, пока число циклов не станет равным числу разр дов регистров 1. В результате выполнени всех циклов вычислений в регистрах 3 будут сформированы коэффициенты многочлена, равного произведению двух исходных многочленов.

Предмет изобретени

Устройство дл вычислени коэффициентов многочлена, содержащее блок управлени , выход которого подключен к сдвигающим входам регистров коэффициентов первого многочлена и регистров коэффициентов результата, су.мматоры, выходы которых соединены со входами соответствующих регистров коэффициентов результата, выходы которых подключены к первым входам соответствующих сумматоров , и регистры коэффициентов второго многочлена, отличающеес тем, что, с целью сокращени времени вычислени , устройство содержит блок сдвига коэффициентов второго многочлена, логические схемы «И, первые которых соедипены с выходами младщих разр дов регистров коэффициентов первого многочлена, а вторые входы - с выходами блока управлени и управл ющими входами блока сдвига коэффициентов второго многочлена, выходы схем «И подключены к входам логической схемы «ИЛИ, выход которой соединен с входами разрещени выдачи регистров коэффициентов второго многочлена , выходы которых соединены с разр дными входами блока сдвига коэффициентов второго многочлена, выходы которого подключены ко вторым входам сумматоров.