SU498621A1 - Устройство дл вычислени степенных функций ху - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и, в частности может найти применение дл  аппаратной реализации операции вычислени  степенных функций в специализированных ЦВМ, работающих в двоичной системе счислени  с фиксированной зап той.

Известны устройства дл  вычислени  степенных функций, содержащие блок умножени , блок управлени  и триггер.

Недостатком известных устройств  вл етс  значительное врем  процесса вычислени , зависимость времени вычислени  и сложности аппаратурной реализации от точности и величины аргументов.

Целью изобретени   вл етс  повышение быстродействи  при упрощении аппаратурной реализации.

Поставленна  цель достигаетс  введением в предложенное устройство основного регистра и регистра сдвига, блока извлечени  квадратнего корн . Установочные входы основного регистра и регистра сдвига св заны с шинами числа X и числа У, а выходы -с первым входом блока извлечени  квадратного корн  и установочным входом триггера соответственно. Выход триггера соединен с первыми входами блока умножени  и блока управлени , выход которого св зан с импульсным входом регистра сдвига и со входами синхронизации блока извлечени  квадратного корн  и блока умножени , первый выход которого соединен с выходной шиной и вторым входом блока умножени , третий вход которого св зан с первым выходом блока извлечени  квадратного корн  и дополнительным входом основного регистра, & второй выход - со вторым входом блока управлени , третий вход которого соединен со вторым выходом блока извлечени  квадратного корн .

Это позвол ет сократить врем  вычислени  и упростить структуру устройства.

чертеже представлена блок-схема устройства дл  вычислени  степенных функций.

Устройство состоит из основного регистра 1, регистра сдвига 2, блока 3 дл  извлечени  квадратного корн , блока 4 умножени , триггера 5 и блока 6 управлени . Входные шины по каждому разр ду чисел X и У соединены со входами установки регистров 1 и 2 соответственно . Выход младшего разр да регистра 2 сдвига подсоединен к установочному входу триггера 5, выход которого соединен с первыми входами блоков 4 и 6. Выход блока 3 подключен к дополнительному входу регистра 1 и третьему входу блока 4, на второй вход которого подключен его выход. Выход блока 6 управлени  соединен со входами синхронизации блоков 3 и 4 и с импульсным входом регистра 2. Вторые выходы блоков 3 и 4 и выход триггера 5 соединены со входами блока 6 управлени . Входами устройства  вл ютс  входы регистров 1 и 2, выходом - выход блока 4 умножени .

Принцин действи  устройства основан на процессах п-кратного извлечени  квадратного корн  и неремножени  нолученных результатов (где л - число разр дов apryMeHtaj. Операции извлечени  квадратного корн  и умножени  совмещены во врблМени, причем операци  умножени  сдвинута на два цикла.

Устройство работает следующим образом.

Перед началом работы в регистр i заноситс  значение основани  степени л, в регистр - значение показател  степени У. Блоки 5, и D наход тс  в нулевом состо нии. Содержимое регистра 1 поступает на блок 3 извлечени  квадратного корн , iактовые сдвигающие импульсы с выхода блока о управлени  подаютс  на входы синхронизации блоков 3 и 4, а также на импульсный вход регистра 2. после выполнени  цикла вычислени , состо щего из итераций по тактов кажда  (где т - число дополнительных разр дов дл  компенсации погрешности усечени  чисел при сдвиге на выходе блока 6 по вл етс  значение квадратного корн  из А. Результат вычислени  поступает на третий вход блока 4 умножени  и одновременно на дополнительный вход регистра 1.

В следующем цикле производитс  вычислепие квадратного корн  из предыдущего значени  и так далее.

В каждом цикле в регисцре 2 производитс  сдвиг его содержимого на один разр д. с5начеиие очередного разр да величины / определ ет состо ние триггера 5. При значащем очередном разр де показател  степени триггер 5 находитс  в единичном состо нии и определ ет цикл умножени  в блоке 4 предыдущего частного произведени  с текущим значением квадратного корн , поступающего с выхода блока 3. Причем в третьем цикле раооты устройства (первый цикл умножени ; перемножаютс  значени  квадратных корней, нолученных в первом и втором циклах работы устройства . В четвертом цикле работы перемножаютс  произведение первого и второго квадратных корней с третьим значением квадратного корн  и т. д. Предыдущее произведение поступает на второй вход блока 4 с его выхода. При нулевом значении очередного разр да показател  степени триггер 5 выдает сигнал, подаваемый на первые входы блоков 4 и Ь, который определ ет переход к следующему циклу вычислени . Блок 6 управлени  в этом цикле не выдает тактовые сдвигающие импульсы на блок 4, умножение не производитс  и остаетс  предыдущее произведение.

После выполнени  п+2 циклов на выходе блока 4 получаетс  значение степенной функции . Максимальное врем  вычислени  в тактах равно (n-f6)+lln+18. При тактовой частоте в один мгц максимальное врем  вычислени  меньще 2,7 мсек.

Однако дл  больщинства значений и У благодар  асинхронному режиму процесса вычислени  в каждом цикле точные промежуточные значени  получаютс  за число итераций меньще . В этом случае блок 3 или 4 выдает сигнал останова процесса вычислени  цикла в соответствующем блоке и перехода к следующему циклу. Врем  вычислени  допол5 интельно сокращаетс  в среднем до 50%.

Устройство дл  вычислени  степенных функций применимо при любых значени х показател  степени, в том числе дл  извлечени  корней любой степени. Устройство обладает большой гибкостью при сравнительно простой схемной реализации стандартными цифровыми схемами и элементами.

Устройство совмещает требовани  максимальных надежности, быстродействи , унификации и оптимального использовани  аппаратуры . Устройства целесообразно использовать в качестве специализированного вычислительного блока дл  выполнени  операции вычислени  степенных функций в реальном масщтабе 0 времени или при больщой частоте обращени  к этой операции.

Предмет изобретени 

5 Устройство дл  вычислени  степенных функций , содержащее блок умножени , блок управлени  и триггер, отличающеес  тем, что, с целью повышени  быстродействи , в него дополнительно введены регистры и блок извлечени  квадратного корн , причем установочные входы основного регистра и регистра сдвига св заны с щинами числа X и числа У, а выходы - с первым входом блока извлечени  квадратного корн  и установочным входом

5 триггера соответственно; выход триггера соединен с первыми входами блока умножени  и блока управлени , выход которого св зан с илшульсным входом регистра сдвига и со входами синхронизации блока извлечени  квадратного корн  и блока умножени , первый выход которого соединен с выходной щиной и вторым входом блока умножени , третий вход которого св зан с первым выходом блока извлечени  квадратного корн  и дополнительным

входом основного регистра, а второй выход - со вторым входом блока управлени , третий вход которого соединен со вторым выходом блока извлечени  квадратного корн .