SU762003A1 - Устройство для редактирования информации 1 - Google Patents

Устройство для редактирования информации 1 Download PDF

Info

Publication number
SU762003A1
SU762003A1 SU782570210A SU2570210A SU762003A1 SU 762003 A1 SU762003 A1 SU 762003A1 SU 782570210 A SU782570210 A SU 782570210A SU 2570210 A SU2570210 A SU 2570210A SU 762003 A1 SU762003 A1 SU 762003A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
counter
buffer memory
Prior art date
Application number
SU782570210A
Other languages
English (en)
Inventor
Leonid B Belov
Vladimir V Filippov
Original Assignee
Sp K B Pishushchikh Mashin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sp K B Pishushchikh Mashin filed Critical Sp K B Pishushchikh Mashin
Priority to SU782570210A priority Critical patent/SU762003A1/ru
Application granted granted Critical
Publication of SU762003A1 publication Critical patent/SU762003A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в алфавитно-цифровых индикаторах на электронно-лучевой трубке.
Известно устройство для редактирования алфавитно-цифровой информации на экране электронно-лучевой трубки, содержащее регистр ввода—вывода и буферно-запоминающее устройство, связанные с регистром числа, блок управления, соединенный непосредственно и через регистр основного адреса с дешифратором адреса, подключенным к буферно-запоминающему устройству, кроме того, регистр метки, схему сравнения и регистр дополнительного адреса, причем регистр метки подключен к блоку управления, связанному со'схемой сравнения, регистру основного адреса и схемы сравнения, связанным между собой, и регистру дополнительного адреса, соединенному с дешифратором адреса [1].
Недостатком этого устройства является сложность его конструктивного выполнения и многоступенчатый алгоритм функционирования.
Наиболее близким техническим решением к данному изобретению является дисплей, содержащий буферно-запоминающее
устройство, выход которого соединен со
своим входом через последовательно сое2
диненные схемы И и ИЛИ, причем второй вход схемы ИЛИ соединен с выходом другой схемы И, один из входов которой подключен к прямому выходу триггера режи5 ма, соединенного входом записи единицы с третьей схемой И, вход которой связан с источником команды «вставка», счетчик адреса и счетчик курсора, выходы которых соединены со схемой сравнения кодов, два 10 регистра и схему выделения сигнала конца
строки [2].
Недостатком этого устройства является его сложность и недостаточно высокая надежность.
15 Целью изобретения является упрощение и повышение надежности устройства.
Поставленная цель достигается тем, что устройство, содержащее счетчик адреса, первый выход которого соединен с одним 20 из входов блока сравнения, другой вход которого соединен с выходом счетчика маркера, а выход — с К — входом триггера, 5 — вход которого подключен к выходу первого элемента И, первый вход которого 25 является управляющим входом устройства, второй элемент И, первый вход которого соединен с прямым выходом триггера, инверсный выход которого соединен с первым входом третьего элемента И, выход которо30 го подключен к одному из входов элемента
762003
3
ИЛИ, другой вход которого соединен с выходом второго элемента И, а выход — с входом блока буферной памяти, выход которого соединен с вторым входом третьего элемента И, содержит четвертый элемент И и дешифратор, вход которого соединен с вторым выходом счетчика адреса, а выход — с вторым входом первого элемента И, выход четвертого элемента И соединен с дополнительным входом блока буферной памяти, дополнительный выход которого подключен к второму входу второго элемента И и к первому входу четвертого элемента И, второй вход которого соединен с инверсным выходом триггера.
На чертеже представлена блок-схема описываемого устройства для редактирования информации.
Устройство содержит блок буферной памяти 1, группу регистров 2, регистр 3, первый элемент И. 4, второй элемент И 5, элемент ИЛИ 6, третий элемент И 7, счетчик маркера 8, дешифратор 9, блок сравнения 10, четвертый элемент И 11, триггер 12, счетчик адреса 13.
Регистр 3 представляет собой однобайтный регистр, емкость которого соответствует разрядности кода одного символа.
Устройство работает следующим образом.
По команде «Вставка» на первом элементе И 4 формируется потенциал разрешения прохождения сигнала с дешифратора 9 состояния «0» счетчика адреса. Этим сигналом триггер 12 устанавливается в «1», запрещая перезапись с основного выхода и разрешая перезапись с дополнительного выхода блока буферной памяти 1. Другими словами, по команде «Вставка» блок буферной памяти 1 «укорачивается» на байт, соответствующий одному знаку информации. Цикл повторяется до появления строба совпадения кодов счетчика 13 адреса со счетчиком 8 маркера на выходе блока сравнения 10. По этому стробу триггер 12 устанавливается в «0», заканчивая операции вставки одного знака после знака, отмеченного маркером.
Операция исключения знака реализуется по аналогичному алгоритму. Разница состоит только в том, что цикл начинается с появлением строба с блока сравнения 10, а заканчивается по сигналу конца строки или конца кадра.
Операция сдвига (раздвига) строк аналогична соответственно исключению (вставки) знаков, но для этого регистр 3 представляет собой группу регистров, суммарная разрядность которой равна количеству байтов в строке.
Данное устройство является более простым по сравнению с прототипом и, как следствие, обладает более высокой надежностью.
Кроме того, описанное устройство выгодно отличается от известного простотой алгоритма функционирования.

Claims (2)

  1. Формула изобретения
    Устройство для редактирования информации, содержащее счетчик адреса, первый выход которого соединен с одним из входов блока сравнения, другой вход которого соединен с выходом счетчика маркера, а выход—с К—входом триггера, 5—вход которого подключен к входу первого элемента И, первый вход которого является управляющим входом устройства второй элемент И, первый вход которого соединен с прямым выходом триггера, инверсный выход которого соединен с первым входом третьего элемента И, выход которого подключен к одному из входов элемента ИЛИ, другой вход которого соединен с выходом второго элемента И, а выход — с входом блока буферной памяти, выход которого соединен с вторым входом третьего элемента И, отчающееся тем, что, с целью упрощения и повышения надежности устройства, оно содержит четвертый элемент И и дешифратор, вход которого соединен с вторым выходом счетчика адреса, а выход — с вторым входом первого элемента И, выход четвертого элемента И соединен с дополнительным входом блока буферной памяти, дополнительный выход которого подключен к второму входу второго элемента Пик первому входу четвертого элемента И, второй вход которого соединен с инверсным выходом триггера.
    Источники . информации, принятые во внимание при экспертизе
    1. Авторское свидетельство СССР № 452022, кл. С 06К 15/20, 1974.
  2. 2. Дисплей, модель 2000, Пер. № 1409 Б. М., 1974 г. 49с, ВИМИ (прототип).
    762003
    Типография, пр. Сапунова, 2
SU782570210A 1978-01-12 1978-01-12 Устройство для редактирования информации 1 SU762003A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782570210A SU762003A1 (ru) 1978-01-12 1978-01-12 Устройство для редактирования информации 1

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782570210A SU762003A1 (ru) 1978-01-12 1978-01-12 Устройство для редактирования информации 1

Publications (1)

Publication Number Publication Date
SU762003A1 true SU762003A1 (ru) 1980-09-07

Family

ID=20744725

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782570210A SU762003A1 (ru) 1978-01-12 1978-01-12 Устройство для редактирования информации 1

Country Status (1)

Country Link
SU (1) SU762003A1 (ru)

Similar Documents

Publication Publication Date Title
SU762003A1 (ru) Устройство для редактирования информации 1
GB1272860A (en) Improvements relating to pulse counters
GB934205A (en) Improvements in or relating to register stages
SU849223A1 (ru) Процессор с динамическим микро-пРОгРАММНыМ упРАВлЕНиЕМ
SU551642A1 (ru) Устройство делени чисел без восстановлени остатка
SU798972A1 (ru) Устройство дл отображени информации
SU1076937A1 (ru) Устройство дл сдвига строк текста на экране электронно-лучевой трубки
SU430405A1 (ru) Устройство для формирования мер сходства при распознавании образов
SU862182A2 (ru) Устройство дл индикации
SU593211A1 (ru) Цифровое вычислительное устройство
SU690477A1 (ru) Цифровое устройство ограничени числа по модулю
SU968804A1 (ru) Устройство дл определени экстремальных чисел
SU817710A1 (ru) Устройство дл сложени и вычитани
SU1045226A1 (ru) Устройство дл цифровой индикации
SU926655A1 (ru) Устройство дл логарифмировани чисел
SU474027A1 (ru) Устройство дл регистрации картографической информации
SU589611A1 (ru) Устройство дл делени двоичных чисел
SU830377A1 (ru) Устройство дл определени кодаМАКСиМАльНОгО чиСлА
SU815726A1 (ru) Цифровой интегратор
SU922717A1 (ru) Устройство дл индикации
SU857982A1 (ru) Устройство дл извлечени квадратного корн
SU1134931A1 (ru) Устройство дл вывода информации
GB1314402A (en) Devices for checking a group of symbols
SU705448A1 (ru) Устройство дл умножени
SU558403A1 (ru) Двоичный счетчик