SU798972A1 - Устройство дл отображени информации - Google Patents
Устройство дл отображени информации Download PDFInfo
- Publication number
- SU798972A1 SU798972A1 SU792718068A SU2718068A SU798972A1 SU 798972 A1 SU798972 A1 SU 798972A1 SU 792718068 A SU792718068 A SU 792718068A SU 2718068 A SU2718068 A SU 2718068A SU 798972 A1 SU798972 A1 SU 798972A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- information
- indicator
- input
- register
- output
- Prior art date
Links
Description
Изобретение относитс к вычислительной технике и может быть применено , например в информационных системах . Известно устройство дл индикации , которое состоит из регистра, де шифратора,блока элементов И, схемы сравнени кодов, двух триггеров управлени , двух счетчиков, генераторов , переключател ркости и индикаторных элементов . Недостатком устройства вл етс низкое быстродействибь. Наиболее близким к предлагаемому вл етс устройство, содержащее мат ричное индикационное табло, регист сектора, регистр столбца, регистр строки, блок ввода информации, блок питани , схемы совпадени 2. Однако это устройство также обла дает низким быстродействием. Цель изобретени - увеличение быстродействи устройства. Поставленна цель достигаетс тем, что в устройство дл отображени информации, содержащее матричны индикатор и регистр адреса, введены два элемента И, элемент НЕ, коммута тор, преобразователь кодов и счетчи выход которого соединен с первым входом первого элемента И, выход которого подключен ко входу счетчика, первым входам индикаторных элементов и преобразовател кодов, выход которого подключен к первому входу коммутатора, второй вход которого соединен со входом элемента НЕ и с выходом второго элемента И, третий вход - с выходом элемента НЕ, чет- вертый выход - с выходом последнего индикаторного элемента, а выход - со вторым входом первого индикаторного элемента, вход второго элемента И подключен к выходу регистра адреса. На чертеже изображена структурна схема устройства дл отображени информации. Регистр 1 адреса, на вход которого подключены адресные шины 2, предназначен дл записи ч хранени адреса выбираемого индикаторного элемента 3. Выходы регистра адреса через второй элемент И 4 подключены к первому входу коммутатора 5, а элемент И 4 и элемент НЕ 6 - ко второму входу коммутатора 5. Регистр адреса 1 представл ет собой вычитающий счетчик , который через коммутатор 5 и преобразователь 7 кода подключен к
первому входу первого индикаторного элемента 3. Преобразователь 7 кода служит дл записи и хранени информации о характере подсветки индикаторов и дл сдвига этой информации в последующие индикаторные элементы 3. Ко входу преобразовател 7 кода подключены информационные шины 8, а выход св зан через коммутатор 5 с первым индикаторным элементом 3. Ко входу преобразовател 7 кода, ко вторым входам всех индикаторных элементов 3 и к счетчику 9 циклов подключен выход первого элемента И 10. Индикаторные элементы объединены в матричный индикатор 11.
Устройство дл отображени информации работает следующим образом.
Дл выбора индикаторного элемента 3 в регистр 1 адреса по адресным шинам 2 записываетс код адреса элемента индикации, а в преобразовател 7 кода поступает по информационным шинам 8 информаци о характере подсветки индикаторов. После занесени информации в регистр 1 адреса и в преобразователь кода 7 подаетс сери импульсов сдвига, по которой происходит циклический сдвиг информации в индикаторных элементах 3. Импульсы сдвига подсчитываютс счетчиком циклов 9. Совместно с работой счетчика циклов 9 и циклическим сдвигом информации в индикаторных элементах 3 осуществл етс вычитание кода состо ни регистра 1 адреса. При наличии в сташих разр дах регистра 1 адреса нулей (адресна часть) происходит переключение коммутатора 5 на записв информации в первый индикаторный элемент 3. При этом информаци преобразовател 7 кода, начинает сдвигатьс в первый инидкаторный элемент 3, а сЧетчик 9 циклов подсчитывает информационные сдвиги. По концу сдвига информации из преобразовател 7 кода в элемент 3 индикации происходит переключение индикаторных элементов на зацикливание. На этом цикл записи закончен и схема готова к приему новой информации.
Таким образом, за счет упрощени адресных схем, увеличиваетс быстродействие устройства.
Claims (2)
1.Авторское свидетельство СССР № 506882, кл. -С Об К 15/18, 1972.
2.Авторское свидетельство СССР № 491141, кл. G 06 К 15/20, 1974
(прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792718068A SU798972A1 (ru) | 1979-01-29 | 1979-01-29 | Устройство дл отображени информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792718068A SU798972A1 (ru) | 1979-01-29 | 1979-01-29 | Устройство дл отображени информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU798972A1 true SU798972A1 (ru) | 1981-01-23 |
Family
ID=20807409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792718068A SU798972A1 (ru) | 1979-01-29 | 1979-01-29 | Устройство дл отображени информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU798972A1 (ru) |
-
1979
- 1979-01-29 SU SU792718068A patent/SU798972A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU798972A1 (ru) | Устройство дл отображени информации | |
SU598102A1 (ru) | Устройство дл индикации | |
SU734676A1 (ru) | Отсчетное устройство | |
SU879636A1 (ru) | Устройство дл индикации | |
SU938280A1 (ru) | Устройство дл сравнени чисел | |
SU418853A1 (ru) | ||
SU1156124A1 (ru) | Устройство дл цифровой индикации | |
SU686027A1 (ru) | Устройство дл определени экстремальных чисел | |
SU611231A1 (ru) | Устройство дл индикации | |
SU811318A1 (ru) | Устройство дл индикации | |
SU548858A1 (ru) | Отсчетное устройство | |
SU1095225A1 (ru) | Устройство дл отображени информации | |
SU855692A1 (ru) | Устройство дл считывани графической информации | |
SU1061054A1 (ru) | Устройство дл автоматического выбора предела измерени | |
SU736138A1 (ru) | Устройство дл индикации | |
SU955210A1 (ru) | Устройство дл контрол блоков пам ти | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU1682996A1 (ru) | Устройство дл ввода информации | |
SU962902A1 (ru) | Устройство дл ввода информации | |
SU542338A1 (ru) | Умножитель частоты следовани периодических импульсов | |
SU1432530A1 (ru) | Устройство дл контрол цифровых блоков | |
SU813492A2 (ru) | Устройство дл индикации информа-ции HA эКРАНЕ ОСциллОгРАфА | |
SU543933A1 (ru) | Устройство дл отображени информации | |
SU684612A1 (ru) | Оперативное запоминающее устройство | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА |