SU926655A1 - Устройство дл логарифмировани чисел - Google Patents
Устройство дл логарифмировани чисел Download PDFInfo
- Publication number
- SU926655A1 SU926655A1 SU802961815A SU2961815A SU926655A1 SU 926655 A1 SU926655 A1 SU 926655A1 SU 802961815 A SU802961815 A SU 802961815A SU 2961815 A SU2961815 A SU 2961815A SU 926655 A1 SU926655 A1 SU 926655A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- register
- modulo
- adder
- shift register
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к вычислительной технике, в частности к специализированным, вычислительным устройствам, и предназначено дл л6 гарифмировани двоичных чисел.
Известно логарифмирующее устройство , содержащее триггеры, реверсивный счетчик, счетчики, сдвигающий/ регистр, cxeNffii И, группу схем И, генератор тактовых .импульсов-, умножитель , управл емый делитель и дешифратор 1 .
Однако это устройство характеризуетс сложностью и соответственно высокой стоимостью.
Наиболее близким к предлагаемому по технической сущности вл етс логарифмирующее устройство, содержащее заполшнающий регистр, сдвиговый регистр , дешифратор. Кроме того, в него вход т элементы И, р д ключей, резисторна матрица.
При вводе кода числа в запомингиощий регистр и сдвиговый регистр элементы И выдел ют из двоичного кода числа старший значащий разр д и управл ют сдвигом регистра вправо или влево. Выходы старишх разр дов сдвигового регистра поступают на дешифратор , которрй управл ет ключами.
подключающими к выходу логарифмирующего устройства соответственный номинал сопротивлени резисторной матрицы, где Е|ч , N Е(Х) функци антье . Далее эта величина умножаетс на посто нный коэффициент Вод q 2 (а - основание искомого логарифма) в блоке умножени , с вы-хода которого снимаетс результат вычислени Вод N - аналогова величина 2 .
Claims (2)
- Недостатками известного устройства вл етс наличие сложной схемы управлени сдвигом сдвигового регистра , котора значительно усложн етс при увеличении разр дности числа, необходимость сдвига в обе стороны, а также то, что таблица логарифмов мантиссы представл ет собой сложную резисторную матрицу, содержащую трудио подбираекые точные резисторы, сопротивление которых необходимо рассчитывать по таблице. Кроме того, необходим ввод всех разр дов числа одновременно, в то врем как в реальных вычислительных устройствах часто число, вводитс в последовательном коде по мере его вычислени , например , из арифметического устройства. Цель изобретени - упрощение уст ройства. Поставленна цель достигаетс тем, что устройство дл логарифмиро вани чисел, содержащее сдвиговый регистр, регистр числа и блок пам ти таблицы логарифмов, вход которого соединен с выходом сдвигового регис ра, информационный вход которого со динен с информационным входом устрой ства, содержит счетчик пор дка и сумматор по модулю два, тактовый вхо счетчика пор дка соединен со входом тактовых импульсов устройства и управл ющим входом сдвигового регистр выход старшего разр да которого сое динен с Первым входом сумматора по модулю два, второй вход которого со динен с информационным входом устрой ства, выход сумматора по модулю два соединен со входом записи регистра числа, информационные входы старших и младших разр дов которого соединены с выходами соответственно счетчика пор дка и блока пам ти таблицы логарифмов. На чертеже показана блок-схема устройства. Устройство содержит счетчик 1 пор дка , сдвиговый регистр 2, сумматор 3 по модулю два, блок 4 пам ти, таблицы логарифмов, регистр 5 числа тактовый вход 6, информационный вход 7. Устройство работает следующим образом. Перед началом работы счетчик 1 пор дка устанавливаетс в исходное состо ние. Двоичное число в последовательном коде поступает младшими разр дами вперед в сдвиговый регистр 2. На счетный вход счетчика 1 пор дка и управл ющий вход сдвигового регистра 2 поступают тактовые импуль сы (ТИ) со входа 6. Счетчик 1 считает количество сдвигов. Сумматором 3 по модулю два анализируютс два соседних разр да двоичного числа, при каждом несовпадении их содержимого на выходе сумматора 3 по вл етс сигнал, разрешающий занесение в регистр числа 5 содержимого счетчика пор дка 1 и выходного сигнала блока 4,которое определ етс содержимым регистра 2. Длина регистра 2 не зависит от числа разр дов логарифмируемого елова , а определ етс только точностью логарифмировани , т.е. количеством разр дов, отводимых под мантиссу числа. Последнее антисовпадение имее место, когда на входе сумматора 3 находите первый знаковый и следую щий за ним значащий разр ды. Поэтому , когда процесс ввода числа окон , чен, в младших разр дах регистра 5 числа после последнего занесени остаетс преобразованна блоком 4 мантисса, а в старших - номер такта, соответствующий по влению знакового разр да, т.е. пор док числа (характеристика логарифма). Преимущество предлагаемого устройства заключаетс в упрощении схемы: логарифмирование ведетс параллельно с работой арифметического устройства, нет необходимости ввода всех разр дов числа одновременно. Сдвиг производитс только в одну сторону, в отличие от известного устройства, где необходим сдвиг в обе стороны. Кроме этого, значительно упрощаетс процесс поиска первой значащей единицы числа - сумматор по модулю два может быть выполнен в виде мультиплексора типа 134КП8, причем увеличение разр дности числа не измен ет структуру схемы, изменение схемы св зано только с точностью логарифмировани , в то врем как в известном устройстве увеличение разр дности числа ведет к значительному усложнению схеки. Формула изобретени Устройство дл логарифмировани чисел, содержащее сдвиговый регистр, регистр числа и блок пам ти таблицы логарифмов, вход которого соединен с выходом сдвигового регистра, информационный вход которого соединен с информёщионным ВХОДОМ устройства, отлича.ющеёс тем, что, с целью упрощени , оно содержит счетчик пор дка и сумматор по модулю, два, тактовый вход счетчика пор дка соединен с входом тактовых импульсов устройства и управл ющим входом сдвигового регистра, выход старшего разр да которого соединен с первым входом сумматора по модулю два, второй вход которого соединен с информационным входом устройства, выход сумматора по модулю два соединен с входом записи регистра числа, информационные входы старших и мпадших разр дов которого соединены с выходами соответственно счетчика пор дка и блока пам ти таблицы логарифмов . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР p 479110, кл. G бб F 7/38, 1972.
- 2.Авторское свидетельство СССР № 482768, кл. G 06 F 3/00, 1972 (прототип).«fти в pf-Послс о о/пе/гб/ /и Sjte
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802961815A SU926655A1 (ru) | 1980-07-21 | 1980-07-21 | Устройство дл логарифмировани чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802961815A SU926655A1 (ru) | 1980-07-21 | 1980-07-21 | Устройство дл логарифмировани чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU926655A1 true SU926655A1 (ru) | 1982-05-07 |
Family
ID=20910325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802961815A SU926655A1 (ru) | 1980-07-21 | 1980-07-21 | Устройство дл логарифмировани чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU926655A1 (ru) |
-
1980
- 1980-07-21 SU SU802961815A patent/SU926655A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4135249A (en) | Signed double precision multiplication logic | |
US3816731A (en) | Conversion apparatus utilized with an electronic calculator | |
US3566097A (en) | Electronic calculator utilizing delay line storage and interspersed serial code | |
US3598973A (en) | Table look-up sales tax computer | |
GB1098853A (en) | Computing machine | |
SU926655A1 (ru) | Устройство дл логарифмировани чисел | |
US3644724A (en) | Coded decimal multiplication by successive additions | |
US3426184A (en) | Logarithmic circuit | |
US3798434A (en) | Electronic device for quintupling a binary-coded decimal number | |
US3426185A (en) | Accumulator for performing arithmetic operations | |
SU615486A1 (ru) | Устройство дл логарифмировани | |
SU711560A1 (ru) | Устройство дл логарифмировани | |
US3576432A (en) | Dynamic digital calculating apparatus for analog functions | |
SU869027A1 (ru) | Сглаживающий преобразователь знакопеременных частотно-импульсных сигналов в код | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU999043A1 (ru) | Устройство дл умножени | |
SU930312A2 (ru) | Устройство дл ввода информации | |
RU2010311C1 (ru) | Устройство для параллельного деления чисел | |
SU622087A1 (ru) | Цифровой вычислитель функций синуса и косинуса | |
SU734682A1 (ru) | Устройство дл делени | |
SU726527A1 (ru) | Устройство дл сравнени чисел | |
SU888114A1 (ru) | Устройство дл вычислени логарифмов | |
SU955053A1 (ru) | Устройство дл делени | |
SU894847A1 (ru) | Умножитель частоты следовани импульсов | |
SU541171A2 (ru) | Двоичное устройство делени |