SU679985A1 - Устройство дл исправлени арифметических ошибок - Google Patents

Устройство дл исправлени арифметических ошибок

Info

Publication number
SU679985A1
SU679985A1 SU782581721A SU2581721A SU679985A1 SU 679985 A1 SU679985 A1 SU 679985A1 SU 782581721 A SU782581721 A SU 782581721A SU 2581721 A SU2581721 A SU 2581721A SU 679985 A1 SU679985 A1 SU 679985A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
bit
unit
outputs
inputs
Prior art date
Application number
SU782581721A
Other languages
English (en)
Inventor
Виктор Николаевич Горшков
Николай Николаевич Трофимов
Original Assignee
Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны filed Critical Пушкинское Высшее Ордена Красной Звезды Училище Радиоэлектроники Противовоздушной Обороны
Priority to SU782581721A priority Critical patent/SU679985A1/ru
Application granted granted Critical
Publication of SU679985A1 publication Critical patent/SU679985A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

Изобретение относитс  к области вычислительной техники и предназначено дл  использовани  в электронных вычислительных машинах, использующих арифметические коды с исправлением ошибок.
Известно устройство дл  обнаружеНИН ошибок 1, содержащее инвертор, схему совпадени , триггер, схему исключающее ИЛИ, схему ИЛИ.
Недостатком этого устройства  вл етс  малое быстродействие.
Наиболее близким по технической сущности к данному изобретению  вл етс  корректор числа 2, содержащий табличную матрицу синдромов, группу конъюнктивных элементов, реверсивный счетчик, дешифратор, управл ющий счетчик, управл ющий конъюнктивный элемент, генератор единиц, причем входы реверсивного счетчика соединены с выходами конъюнктивных элементов, соединенных первыми своими входами с выходами табличной матрицы синдромов, а другими входами - с выходами управл ющего счетчика, подключенного через управл ющий конъюнктивный элемент к генератору единиц, другой вход того же управл ющего конъюнктивного элемента соединен с сигнальным выходом наличи  ошибки табличной матрицы синдромов.
Недостатком такого устройства  вл етс  большой объем оборудовани  и невысокое быстродействие.
Целью изобретени   вл етс  повышение быстродействи  и сокращение объема оборудовани .
0
Дл  этого устройство дл  исправлени  арифметических ошибок, содержащее блок определени  вычетов,блок преобразовани  сигналов, генератор единиц, двухвходовые элементы И и
5 реверсивный счетчик, причем выходы блока определени  вычетов подключены к входам блока преобразовани  сигналов, выходы первого разр да блока преобразовани  сигналов соединены

Claims (1)

  1. 0 со входами первого разр да реверсивного счетчика, входы всех последующих разр дов реверсивного счетчика подключены к выходам.двухвходовых элементов И, первые входы которых сое5 динены с выходами блока преобразовани  сигналов, содержит элементы НЕ и трехвходовые элементы И, причем выходы разр дов блока преобразовани  сигналов , кроме последнего разр да, под0 ключены ко входам элементов НЕ, выходы элементов НЕ каждого разр да подключены соответственно к первому и второму входу трехвходового элеме та И своего разр да, третий вход тр входового элемента И каждого разр д креме последнего, соединен со вторы ми входами двухвходовых элементов И третий вход трехвходового элемента первого разр да соединен с выходом генератора единиц, третий вход трех входового элемента И каждого послед щего разр да подключён ко второму входу каждого двухвходового элемента И и к третьему входу трехвходово элемента И последующего разр да, кр ме последнего, второй вход каждого элемента И последнего разр да подключен к выходу трехвходового элеме та И предьщущего разр да. На чертеже представлена схема пр лагаемого устройства дл  исправлени арифметических ошибок. Устройство содержит блок 1 определ ни  вычетов, блок 2 преобразовани  сигналов, элементы 3-8 НЕ, генера .тор 9 единиц, трехвходовые элементы 10-12 И, двухвходовые элементы 13-1 И, реверсивный счетчик 19. Устройство работает следующим об разом. в исходном состо нии на выходах блока определени  вычетов, блока пр образовани  сигналов и на входах реверсивного счетчика коды , В момент поступлени  сигналов на выходах всех разр дов блока прео разов ни  сигналов 2 по выходным сигналам блока 1 определени  вычетов формируетс  код в разр дах, в которых необходимо прибавить или вычесть единицу. Из генератора 9 еди ниц поступает поочередно А) ( -О -макси мальна  кратность арифметических ошибок, исправл емых устройством) единичных сигналов. Пусть, например, на выходах второго разр да блока 2 преобразовани  сигналов код . Через двухвходовой элемент И 13 по первому сигналу генератора 9 единиц код 1 поступает на вход реверсивного счетчика. В реверсивном счетчике 19 производитс  прибавление единицы и после срабатывани  блока 1 определени  вычетов и блока 2 преобразовани  сигналов код остаетс  только на втором выходе третьего разр да. По второму сигналу генератора 9 единиц код поступает на вход реверсивного счетчика 19 со второго выхода третьего разр да через двух- входовой элемент И 16. Искаженные разр ды скорректированы. Блок 1 опре делени  вычетов и блок 2 преобразова ни  сигналов после срабатывани  выдают код О и по остальным V)-2 тактовым импульсам прибавлени  (вычитани ) единиц не производитс . Объем оборудовани  С пр. предложенного устройства равен пр.-Ссх.опр.вь1Ч.-Сткл.с.2пС2и пСз„ 2пС р.сч .М .М С. ни 1 НЕ 1 -опр выч. ,.м с. ни 1 нЕ Р-сч- -геиЧ соответственно объем оборудовани  блока определени  вычетов, блока преобразовани  сигналов. Л- входового элемента И, элемента НЕ, реверсивного счетчика и генератора единиц; п - количество разр дов кодовой комбинации . Формула изобретени  Устройство дл  исправлени  арифметических ошибок, содержащее блок определени  вычетов, блок преобразовани  сигналов, генератор единиц, двухвходовые элементы И и реверсивный счетчик, причем выходы блока определени  вычетов подключены к входам блока преобразовани  сигналов, выходы первого разр да блока преобразовани  сигналов соединены со входами первого разр да реверсивного счетчика , выходы всех последующих разр дов реверсивного счетчика подключены к выходам двухвходовых элементов И, первые входы которых соединены с выходами блока преобразовани  сигналов, отличающеес  тем, что, с целью повышени  быстродействи  и сокращени  оборудовани , устройство содержит элементы НЕ и трехвходовые элементы И, причем выходы разр дов блока преобразовани  сигналов, кроме последнего разр да, подключены ко входам элементов НЕ, выходы элементов НЕ каждого разр да подключены соответственно к первому и второму входу трехвходового элемента И своего разр да, третий вход трехвходового элемента И каждого разр да , кроме последнего, соединен со вторыми входами двухвходовых элементов И, третий вход трехвходового элемента И первого разр да соединен с выходом генератора единиц, третий вход трехвходового элемента И каждого последуклцего разр да подключен ко второму входу каждого двухвходового элемента И и к третьему входу трехвходового элемента И последующего разр да, кроме последнего, второй вход каждого элемента И последнего разр да подключен к выходу трехвходового элемента И предыдущего разр да. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР № 235399, кл. G 06 F 11/00, 1968. 2,Авторское свидетельство СССР N 264786, кл. G 06 F 11/08, 1968.
SU782581721A 1978-02-20 1978-02-20 Устройство дл исправлени арифметических ошибок SU679985A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782581721A SU679985A1 (ru) 1978-02-20 1978-02-20 Устройство дл исправлени арифметических ошибок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782581721A SU679985A1 (ru) 1978-02-20 1978-02-20 Устройство дл исправлени арифметических ошибок

Publications (1)

Publication Number Publication Date
SU679985A1 true SU679985A1 (ru) 1979-08-15

Family

ID=20749779

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782581721A SU679985A1 (ru) 1978-02-20 1978-02-20 Устройство дл исправлени арифметических ошибок

Country Status (1)

Country Link
SU (1) SU679985A1 (ru)

Similar Documents

Publication Publication Date Title
US20070274434A1 (en) Period-to-Digital Converter
SU679985A1 (ru) Устройство дл исправлени арифметических ошибок
SU1280624A1 (ru) Устройство дл умножени чисел с плавающей зап той
SU943702A2 (ru) Преобразователь двоичного кода в двоично-дес тично-шестидес тиричный код
SU656218A1 (ru) Счетчик с коррекцией ошибок
SU667966A1 (ru) Устройство дл сравнени чисел
SU993451A1 (ru) Умножитель частоты следовани импульсов
SU362301A1 (ru) ВСЕСОЮЗНАЯ ' ййТ?йТйО«т:11:;Г'е"ндп
SU839061A1 (ru) Счетчик импульсов со схемой обнару-жЕНи ОшибОК
SU928345A2 (ru) Дискретный умножитель частоты следовани импульсов
SU785868A2 (ru) Устройство дл коррекции контрольного разр да счетчика
SU857982A1 (ru) Устройство дл извлечени квадратного корн
SU684539A1 (ru) Устройство дл логарифмировани чисел
SU450174A1 (ru) Устройство переменного приоритета
SU1302295A1 (ru) Фазовый фильтр
SU788363A1 (ru) Цифровой умножитель частоты
SU894847A1 (ru) Умножитель частоты следовани импульсов
SU729586A1 (ru) Устройство дл сравнени чисел
SU944105A1 (ru) Коммутатор
SU1423997A1 (ru) Генератор сигналов Хаара
SU792574A1 (ru) Синхронизирующее устройство
SU877536A1 (ru) Множительно-делительное устройство
SU711560A1 (ru) Устройство дл логарифмировани
SU809526A1 (ru) Умножитель частоты следовани импульсов
SU600569A2 (ru) Цифровой линейный интерпол тор