SU785868A2 - Устройство дл коррекции контрольного разр да счетчика - Google Patents

Устройство дл коррекции контрольного разр да счетчика Download PDF

Info

Publication number
SU785868A2
SU785868A2 SU782595893A SU2694121A SU785868A2 SU 785868 A2 SU785868 A2 SU 785868A2 SU 782595893 A SU782595893 A SU 782595893A SU 2694121 A SU2694121 A SU 2694121A SU 785868 A2 SU785868 A2 SU 785868A2
Authority
SU
USSR - Soviet Union
Prior art keywords
tetrad
counter
correction
modification
signal
Prior art date
Application number
SU782595893A
Other languages
English (en)
Inventor
Владимир Николаевич Чуркин
Николай Демидович Рябуха
Original Assignee
Военная Инженерная Радиотехническая Ордена Отечественной Войны Академия Противовоздушной Обороны Им. Маршала Советского Союза Говорова Л.А.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная Инженерная Радиотехническая Ордена Отечественной Войны Академия Противовоздушной Обороны Им. Маршала Советского Союза Говорова Л.А. filed Critical Военная Инженерная Радиотехническая Ордена Отечественной Войны Академия Противовоздушной Обороны Им. Маршала Советского Союза Говорова Л.А.
Priority to SU782595893A priority Critical patent/SU785868A2/ru
Application granted granted Critical
Publication of SU785868A2 publication Critical patent/SU785868A2/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

Изобретение относитс  к цифровой технике и может быть использовано дл  контрол  счетчиков. По основному авт.св. № 362301 известно устройство, содержсвдее в каждой тетраде счетчика четыре элемента И, три элемента ИЛИ, триггер контрольного раэр да З, Недостатком устройства  вл етс  то, что оно не осуществл ет контрол текущего кода информации, так как дл  этого необходимо дополнительное оборудование дл  сравнени  четности кода и сформированного контрольного разр да. Целью изобретени   вл етс  расши рение функциональных возможностей устройства, заключающеес  в контрол по mod 2 кода счетчика. Поставленна  цель достигаетс  тем что в устройство, кажда  тетрада счетчика которого содержит четыре элемента И, три элемента ИЛИ, триггер контрольного разр да, входы первого элемента И соединены с нулевым и единичным выходами соответственно третьего и второго разр дов тетрады единичный и нулевой выходы которых соединены с входами второго элементу И, выходы первого и второго элементов и соединены соответственно с первыми входами первого и второго эле ,ментов ИЛИ, вторые входы которых соединены соответственно с единичным и нулевш1 выходом первого разр да тетра ,цы счетчика, а выходы - соответственно с первыми входами третьего и . четвертого элемента И, вторые входы которых соединены соответственно с входом сложени  и вычитани  тетрады счетчика, а выходы, а также выходы аналогичных элементов И других тетрад счетчика, соединены с входами третьего элемента ИЛИ, выход которого соединен со счетным входом триггера контрольного разр да, дл  каждой тетрады счетчика введены триггер ошибки/ два элемента задержки, дополнительный элемент И и два дополнительных элемента ИЛИ, входы сложени  и вычитани  тетрады счетчика соединены соответс венно с входами первого и второго элементов Зсщержки и первыми входами первого и второго дополнительных элементов ИЛИ, вторые входы которых соединены соответственно с выходами второго и первого элементов задержки , а выходы - со вторыми входами соответственно третьего и четвертого элементов И, первый вход дополнительного элемента И соединен с вы-ч ходом третьего элемента ИЛИ и счетнь входом триггера ошибки, второй вход с управл ющим входом устройства, а выход - со счетнЕлм входом триггера контрольного разр да.
Структурна  схема устройства представлена на чертеже.
Устройство содержит триггеры 14 , элементы И 5-9, элементы задержки 10 и 11, элементы ИЛИ 12-16, триггер 17 контрольного разр да, триггер 18 ошибки.
Устройство работает следующим образом .
Как и в прототипе, значение контрольного разр да счетчика в очередном такте формируетс  путем коррекции контрольного разр да в текущем такте на основе анализа (в момент поступлени  сигнала модификации) значений разр дов счетчика-в текущем такте, Дл  первой тетрады сигналами модификации  вл ютс  сигналы сложени  или вычитани , а дл  тетрады ( )..сигнал переноса () из(|-1)-ой тетрады (при сложении) или сигнала займа ( ) в (i-l)-yro тетраду. Причем сигнал вырабатываетс  только при единичных, а сигнал 3 только при нулевых значени х всех разр дов во всех предшествующих (l,2,...i-l) тетрадах.
Сигнал коррекции вырабатываетс  одним из узлов коррекции при сложении или при вычитании той тетрады, в которой при модификации должна изменитьс  сумма по mod 2 набора значений разр дов. При каждой модификации изменение суммы по mod 2 возможно только в одной (i-ой) тетргще. Сигна коррекции в этой тетраде при сложени формируетс , если в тетраду поступил сигнал переноса (П..) и набор тетрады удовл твор ет одному из следующих требований:
-значени  младшего (первого) разр да (х) равно нулю;
-значение второго {х,,) и третьего (xj) разр дов равны 1 и О соответственно ,
т.е. если выполн етс  условие:
Пц ( VxJ 1 (1) Аналогично, при вычитании сигнал коррекции формируетс  в i-ой тетраде если выполн етс  условие
3 ( х ) 1 (2) Если при модификации сумма по mod 2 не измен етс  ни в одной тет рс1де, то сигнал коррекции не вырабатываетс  ни в оддной тетраде, и значение контрольного разр да в очередном такте не измен етс .
Пусть, например, при выполнении сложени  (вычитани ) набор значений разр дов 1-ой тетрады был равен 1011 (1100) и на вход тетрады поступил сигнал переноса П(займа , т.е. выполн етс  условие (1) при сложении
(условие (2) при вычитании). Тогда в момент поступлени  сигнала n(3i) на. выходе узла коррекции при сложении (узла коррекции при вычитании) этой тетрады формируетс  сигнал коррекции контрольного разр да. С выхода элемента И 5 (и 6) он поступает через элемент ИЛИ 16, второй вход элемента И 9 (на первый вход элемента И 9 в это врем  поступает сигнал сложени  (вычитани ) счетчика на счетный вход триггера контрольного разр да 17 и измен ет его состо ние,
Таким образом, по значению разр дов тетрады 1011 (1100) в текущем такте сформировано значение контрольного разр да счетчика в очередном такте дл  набора 1100 при сложении (1011 при вычитании), которое вместе с содержимым счетчика может пересылатьс  в другие узлы или устройства ЭВМ дл  контрол  правильности пересылки.
Принцип контрол  счетчика заключаетс  в следующем.
Если при сложении (вычитании) по модификации, т.е. в текущем такте, в i-ой тетраде выполн етс  условие (1)(условие (2) при вычитании), то после модификации дл  этой же тетрады будет выполн тьс  условие:
х Х,,УХ 1 при сложении, (3)
х XjjVx 1 при вычитании.
Если теперь после модификации сформировать и подать при сложении на вход узла коррекции при вычитании (при вычитании - на вход узла коррекции при сложении) сигнал 3 ( ) , то дл  этой же тетрады будет выполн тьс  при сложении условие (.} (при вычитании - условие (1) . Сигнал () представл ет собой задержанный элементом задержки на врем , равное времени модификации тетрады счетчика сигнал П- () .
Таким образом, в каждом такте работы счетчика при изменении суммы по mod 2 сигнал коррекции вырабатываетс  дважды: при сложении (вычитании) сначала узлом коррекции при сложении (узлом коррекции при вычитании) по текущему значению разр дов тетрады, а после модификации - узлом коррекции при вычитании (узлом коррекции при сложении) по очередному (сформированному в результате модификации) значению разр дов тетрады. При правильной работе счетчика возможны 2 случа :
-если сумма по mod 2 значений разр дов счетчика после модификаций не измен етс , то ни один из узлов коррекции при сложении и при вычитании не формирует сигнала коррекции
ни до модификации, ни после модификации ;
-если же сумма по mod 2 измен етс  после модификации, то каждый узел коррекции той тетрады, в которой измен етс  сумма, формирует один сигнал коррекции. Причем эти сигналы по времени разнесены на интервал, равный времени модификации тетрады счетчика Сигналы коррекции фиксируютс  с помощью триггера ошибки.
В исходном состо нии триггер ошибки находитс  в нулевом состо нии . Поэтому при правильной работе счетчика после модификации триггер ошибки всегда будет находитьс  в нулевом состо нии . При неправильном переходе счетчика в очередное состо ние формируетс  только один сигнал коррекции, что  вл етс  признаком обнаружени  ошибки, фиксируемым единичным состо нием триггера ошибки.
Так, в рассматриваемом примере, при сложении (вычитании) первый сигнал коррекции, сформированный узлом коррекции при сложении (узлом коррекции при вычитании) в момент поступлени  сигнала П-(), поступает с выхода элемента И 5 (и 6) через элемент ИЛИ 16 на счетный вход триггера ошибки 18 и устанавливает его в единичное состо ние. Этот же сигнал П.,-(3.) поступает через элемент задержки 10 (11 элемент ИЛИ 15 (ИЛИ 14) на второй . вход элемента И 6 (И 5) узла коррекции при вычитании (узла коррекции при сложении) к моменту окончани  модификации разр дов тетрады, т.е. к моменту, когда набор тетрады установитс  равнь5м 1100 (1011).
При данном наборе на выходе узла коррекции при вычитании (коррекции при сложении) формируетс  второй сигнал коррекции, который через элемент ИЛИ 16 поступает на вход триггера 18 и устанавливает его в нулевое состо ние .
Пусть, например, в результате сбо  в рассматриваемой тетраде установилс  набор не 1100 (1011), а набор 1110 (1001). Тогда после модификации условие (3) не выполн етс , второй
сигнал коррекции не вырабатываетс , и триггер ошибки к моменту очередной модификации останетс  в единичном сог сто нии, что свидетельствует об ошибке в работе счетчика.
Таким образом, введение указанных элементов и соответствующих св зей позвол ет осуществить контроль текущего кода счетчика без традиционной схемы свертки по mod 2 кода счетчика и контрольного разр да.

Claims (1)

1. Авторское свидетельство СССР , № 362301, кл.С 06 F 11/10, 1970.
Ч
SU782595893A 1978-12-07 1978-12-07 Устройство дл коррекции контрольного разр да счетчика SU785868A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782595893A SU785868A2 (ru) 1978-12-07 1978-12-07 Устройство дл коррекции контрольного разр да счетчика

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782595893A SU785868A2 (ru) 1978-12-07 1978-12-07 Устройство дл коррекции контрольного разр да счетчика

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU362301 Addition

Publications (1)

Publication Number Publication Date
SU785868A2 true SU785868A2 (ru) 1980-12-07

Family

ID=20797542

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782595893A SU785868A2 (ru) 1978-12-07 1978-12-07 Устройство дл коррекции контрольного разр да счетчика

Country Status (1)

Country Link
SU (1) SU785868A2 (ru)

Similar Documents

Publication Publication Date Title
KR960015220A (ko) 에러 정정부호 복호기의 재동기화 장치
SU785868A2 (ru) Устройство дл коррекции контрольного разр да счетчика
JPH0431211B2 (ru)
JPS5935533B2 (ja) 非同期型数値制御計数器
SU679985A1 (ru) Устройство дл исправлени арифметических ошибок
SU1662009A1 (ru) Устройство дл контрол 2-кода Фибоначчи
RU1772801C (ru) Генератор системы дискретных ортогональных сигналов
SU839061A1 (ru) Счетчик импульсов со схемой обнару-жЕНи ОшибОК
SU799119A1 (ru) Дискриминатор временного положени СигНАлОВ
SU830365A1 (ru) Устройство дл преобразовани ипЕРЕдАчи иНфОРМАции
SU1425678A1 (ru) Устройство дл приближенного вычислени обратной величины нормализованной двоичной дроби
JPH02101824A (ja) 巡回冗長検査符号生成装置
SU824200A1 (ru) Суммирующее устройство
SU1423997A1 (ru) Генератор сигналов Хаара
JPH0352416A (ja) B8zsパターン検出回路
SU593211A1 (ru) Цифровое вычислительное устройство
SU983566A1 (ru) Частотно-цифровое измерительное устройство
SU935955A1 (ru) Цифро-частотный интегратор
SU790344A1 (ru) Умножитель частоты следовани импульсов
SU842810A1 (ru) Двоичный делитель частоты
SU857982A1 (ru) Устройство дл извлечени квадратного корн
SU752339A1 (ru) Реверсивный двоичный счетчик с контролем
SU756309A1 (ru) Преобразователь фазового сдвига в цифровой код 10 1
SU984031A1 (ru) Преобразователь кода в частоту
SU919066A1 (ru) Цифровой след щий умножитель частоты