SU984031A1 - Преобразователь кода в частоту - Google Patents
Преобразователь кода в частоту Download PDFInfo
- Publication number
- SU984031A1 SU984031A1 SU813270060A SU3270060A SU984031A1 SU 984031 A1 SU984031 A1 SU 984031A1 SU 813270060 A SU813270060 A SU 813270060A SU 3270060 A SU3270060 A SU 3270060A SU 984031 A1 SU984031 A1 SU 984031A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- counter
- register
- code
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) ПРЕОБРАЗОВАТЕЛЬ КОДА В ЧАСТОТУ
Изобретение относитс к тeлeмexal нике, измерительной и вычислительной технике и может быть использовано в системах обработки и передачи информации , а также в измерительной технике в качестве магазина частот.
Известен преобразователь кодчастота , содержащий управл емые делители частоты, регистр входного ко-да , элементы И и элемент ИЛИ tl.
Существенным недостатком этого преобразовател вл етс то, что импульсы выходной частоты следуют неравномерно , а коду пропорциональна усредненна частота. Это существенно снижает область применени устройства .
Известен преобразователь кода в частоту,который содержит генератор опорной частоты, регистр входного кода, счетчик, клапаны и устройство дл изменени частоты следовани импульсов по закону квадратичной гиперболы C2J .
Введение в преобразователь такого сложного устройства, как устройство дл изменени частоты следовани импульсов, по закону квадратичной гиперболы снижает надежность работы преобразовател . Данное устрой-.
ство имеет свою погрешность в реализации функции квадратичной гиперболы , что сказываетс на точности преобразовани кода в частоту импульсов . того, выполнение устройства таким образом, что -код записываетс за цикл измерени только один раз - по импульсу выходной частоты , приводит к тому, что при быст10 рой вмен ющемс коде выходна частота может существенно отличатьс от средневзвешенного кода за цикл измерени .
При преобразовании малых значений
15 входного кода продолжительность цикла измерени существенно удлин етс , следовательно, быстродействие преобразовател уменьшаетс при уменьшении преобразуемого кода, а в случае
20 уменьшени входного кода до нул преобразователь фактически прекращает свою работу.f
Claims (2)
- Указанные недостатки ограничивают , область применени этого преоб25 разовател в системах обработки и передачи информации, особенно быстродействуюй х с широким диапазоном изменени входного кода, и в других устройствах телемеханики и вычисли30 тельной техники. Цель изобретени - повышение точности и быстродействи , а также расширение функциональных возможностей, преобразовани кода в частоту. Поставленна цель достигаетс тем, что Б преобразователь, содержащий генератор опорной частоты, регистр входного кода и счетчик импульсов , введены сумматор, два буферных регистра и первый элемент И, при этом выходы регистра входного кода поразр дно соединены с первыми входами сумматора, выходы разр дов которого соответственно подключены к входам первого буферного регистра выходы которого поразр дно соединены с входами второго буферного регистра выходы которого поразр дно подключены к вторыгл входам сумматора, выход переноса которого соединен со счетным входом счетчика импуль.сов, перва группа выходовкоторого соединена с входами первого элемента И, выход которого подключен к входам сброса счетчика импульсов и буферных регистров, а выход генератора опорной ча-стоты соединен с тактирующим входом счетчика импульсов и тактирующими входами буферных регистров. Кроме того, в преобразователь дополнительно введены второй элемент И и триггер, причем втора , группа выходов счетчика импульсов соединена с входами второго элемента И, выход которого и выход первого элемента И соединены соответственно с первым и вторым входами уста«овки триггера. На чертеже представлена структурна схема преобразовател . Преобразователь включает регистр 1 входного кода, сумматор 2, буферные регистры 3 и 4, счетчик 5, элементы И б и 7, триггер 8 и генератор 9 опорной частоты. Выходные шины регистра 1 входног кода поразр дно подсоединены к входам сумматора 2, другие входы сумматора 2 также поразр дно подсоединены к входам буферного регистра 4, Выходы сумматора 2 соединены со вхо дами первого буферного регистра 3, а выходы последнего - .со входами бу ферного регистра 4, Выход переноса сумматора 2 соединен с тактируемым входом счетчика 5, а тактирующий вх счетчика 5,как и тактирующие входы регистров 3 и 4, подключены к выходу генератора 9 опорной частоты. Соответствующие выходы счетчика 5 поразр дно подключены к входам элемента И б, выход которого соединен со входами сброса счетчика 5 и буферных регистров 3 и 4, Кроме того, выход элемента И 6 подключен к одно му из установочных входов триггера 8, а другой установочный вход поспеднего соединен с выходом элемента И 7, входы которого соединены с выходами счетчика 5, Работает устройство следующим образом. Входной код NX, содержащийс в регистре 1, поразр дно суммируетс в сумматоре 2 с кодом регистра 4 N,, Код NX + N с выхода сумматора 2 по одному сигналу с тактового генератора 9, например по положительному фронту импульса опорной частоты, записываетс в регистр 3, а по другому сигналу, например по отрицательйому фронту импульса, записываетс в регистр 4. При наличии сигнала переноса на выходе переноса сумматора 2 и сигнала с тактового енератора 9, например по положительному фронту опорной частоты, содержимое счетчика 5 увеличиваетс на единицу. Если учесть то, что сумма двух п-разр дных чисел не может иметь число разр дов больше, чем п+1, то содержимое счетчика 5 и регистра 3 (запись в регистр 3 и увеличение содержимого счетчика 5 при наличии сигнала на выходе разр да переноса сумматора 2 происходит одновременно) представл ет собой К+п разр дную сумму (К - количество разр дов счетчика ) содержимого счетчика N (К старших разр дов числа), входного кода и содержимого буферного регистра 4 N , В начальный момент времени содержимое регистров 3,4 и счетчика 5 равно О, Тогда код на выходе сумматора 2 равен N;, по переднему фронту И1 пульса в регистр 3 записываетс Ny,a по отрицательному этот же код переписываетс в регистр 4, и на выходе сумматора имеем число 2-N;, которое затем снова записываетс в регистр 3, и при наличии разр да переноса содержимое счетчика 5 увеличиваетс на 1, После следующего цикла сложени импульса опорной частоты имеем З-NX и т.д. Таким образом, после К циклов сложени в счетчике 5 и регистре 3 имеем число N4 K-N, При по влении единиц на соответствующих входах счетчика 5, т,е, когда N/ становитс равным числу NQ (с точностью до П+1-ГО разр да, причем при определении N учитывают, какие выходы счетчика 5 подключены к входу элемента И 6), на выходе элемента И б по вл етс импульс, который сбрасывает регистры 3, 4 и счетчик 5 в нуль, и все повтор етс сначала. Таким образом, на выходе элемента И 6 импульс по вл етс тогда, когда N4 NO (с Теочностью до младшего разр да счетчика 5), т,е, NO , 2 N, где N - текуща сумма; KQ - количество циклов сложени при котором N4 NO (с точ ностью до младшего разр да счетчику); Т - врем достижени равенства NO N4; t - период следовани импульсо генератора 9 опорной частоты или преобразу 1 fjr „ ГЙ T-f -N 1 X вы) xr где NO - уставка конечной суммы; Т - врем достижени конечной суммы NO; fp - частота генератора опорной частоты; вых выходна .частота преобразо вател ; .А - коэффициент пропорциональности А й - входной код. Таким образом, на выходе элемент И 6 меем частоту, пропорционгшьную коду. Второй элемент И 7 и триггер 8 служат дл расширени функциональны возможностей преобразовател , а име но дл регулировани скважности импульсов . Действительно, при по влен сигнала на выходе первого элемента И б, т.е. когда N NQ, триггер устанавливаетс в единичное состо ние , а остальна схема - в исходное состо ние. При достижении суммой N значени NQ NQ , которое -определ етс тем, какие разр ды счетчик 5 подключены к входам элемента И 7, триггер 8 переводитс в нулевое сос то ние .V Таким образом, задава различные соотношени NQ и , можно измен ть скважность выходной частоты в широком диапазоне. Оценим точность предложенного преобразовател . Допустим, K(jNy, NO(I), где . входной код,при котором выполн етс тождество (1), а частота равна fg(3| A-N, но так как импульсы на выходе по вл ютс тогда, когда NQ с точностью до младшего разр да счетчика, то частота f... будет соответствовать ьых и такому коду Мх1 + д,что Ko(N(+:д)N,-l.(tл (2) Преобразу равенство (2), получаем , что абсолютна погрешность преобразовател и тем более т.е. погрешность тем бол ipe, чем больше входной код, и тем меньше чем больше NQ. Относительна погрешность определ етс как Таким образом, выбира No (исход из максимально возможного N,,,c,x) t можно получить сколь угодно высокую точность преобразовани . Более того, счита вес младшего разр да равным 1 и выбира NO 1, где I jtidx максимально возможное значение входного кода, имеем Л 71-, Л 1 ( Nxmax-) Таким образом, задава сь NQ и f, можно получить требуемую точность преобразовани и коэффициент проПОрциональности между входным кодом и выходной частотой. Так как входной код посто нно считываетс с регистра входного кода , то выходна частота будет опр едел тьс средневзвешенным входным кодом за период между двум соседними импульсами входной частоты, что повышает точность и быстродействие преобразовател . Формула изобретени 1.Преобразователь кода в частоту, содержащий генератор опорной частоты, регистр входного кода и счетчик импульсов , отличающийс тем, что, с целью повышени точности и быстродействи преобразовани , в него введены сумматор, два буферных регистра и первый элемент И, при этом выходы регистра входного кода поразр дно соединены с первыми входами сумматора, выходы разр дов которого соответственно подключены к входам первого буферного регистра, выходы которого поразр дно соединены с входами второго буферного регистра, выходы которого поразр дно подключены к вторым входам сумматора, выход переноса которого соединен со счетным входом счетчика импульсов, перва группа выходов которого соединена с входами первого элемента И, выход которого подключен к входам сброса счетчика имп.ульсов буферных регистров, а выход генератора опорной частоты соединён с тактирующим входом счетчика импульсов и тактирующими входами буферных регистров.
- 2.Преобразователь по п. 1, о тличающийс тем, что, с7 9840318целью расширени функциональных воз-Источники информации,можностей, в него введены второйприн тые во внимание при экспертизе элемент И и триггер, причем вторагруппа выходов счетчика импульсов1, Гутников B.C. Интегральнасоединена с входами второго элемен-электроника в измерительных устройта И, выход которого и выход первого 5 ствах. Л., 1980, с. 238-241.элемента И соединены соответственно, 2. Авторское свидетельство СССРс первым и вторые входами установки 494847, кл. Н 03 К 13/02,06.07.73триггера,(прототип).IV:v.k I гiГItseAr«гЧ;ЧJFI tvtIb Wn./I k V%ч.«мV5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813270060A SU984031A1 (ru) | 1981-04-01 | 1981-04-01 | Преобразователь кода в частоту |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813270060A SU984031A1 (ru) | 1981-04-01 | 1981-04-01 | Преобразователь кода в частоту |
Publications (1)
Publication Number | Publication Date |
---|---|
SU984031A1 true SU984031A1 (ru) | 1982-12-23 |
Family
ID=20951308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813270060A SU984031A1 (ru) | 1981-04-01 | 1981-04-01 | Преобразователь кода в частоту |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU984031A1 (ru) |
-
1981
- 1981-04-01 SU SU813270060A patent/SU984031A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU984031A1 (ru) | Преобразователь кода в частоту | |
SU656060A1 (ru) | Частотно-импульсное множительноделительное устройство | |
SU798831A1 (ru) | Умножитель частоты | |
SU705457A1 (ru) | Веро тностный коррелометр | |
SU817726A1 (ru) | Устройство дл решени интеграль-НыХ уРАВНЕНий | |
SU1319028A1 (ru) | Цифровой умножитель частоты следовани импульсов | |
SU511694A1 (ru) | Преобразователь аналоговой величины в код | |
SU525116A1 (ru) | Частотный интегратор | |
RU2625530C1 (ru) | Устройство для вычисления функции вида z=√x2 + y2 | |
SU423176A1 (ru) | Устройство для сдвига информации | |
SU1124326A1 (ru) | Цифровой анализатор спектра в ортогональном базисе | |
SU658556A1 (ru) | Преобразователь кода гре в двоичный код | |
SU982014A1 (ru) | Адаптивный вычислитель оценки математического ожидани | |
SU894720A1 (ru) | Устройство дл вычислени функций | |
SU888111A1 (ru) | Синусно-косинусный функциональный преобразователь | |
SU478318A1 (ru) | Вычислительное диагностическое устройство | |
SU1262477A1 (ru) | Устройство дл вычислени обратной величины | |
SU993248A1 (ru) | Устройство дл определени числа, ближайшего к заданному | |
SU1247773A1 (ru) | Устройство дл измерени частоты | |
SU439803A1 (ru) | Вычислительное устройство | |
SU938287A1 (ru) | Вычислительное устройство дл решени уравнений | |
SU1128263A1 (ru) | Устройство дл вычислени булевых производных | |
SU798814A1 (ru) | Устройство дл сравнени чисел | |
SU516061A1 (ru) | Частотно-импульсное вычислительное устройство | |
SU1037420A1 (ru) | Умножитель частоты следовани импульсов |