SU888111A1 - Синусно-косинусный функциональный преобразователь - Google Patents
Синусно-косинусный функциональный преобразователь Download PDFInfo
- Publication number
- SU888111A1 SU888111A1 SU802904758A SU2904758A SU888111A1 SU 888111 A1 SU888111 A1 SU 888111A1 SU 802904758 A SU802904758 A SU 802904758A SU 2904758 A SU2904758 A SU 2904758A SU 888111 A1 SU888111 A1 SU 888111A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- output
- inputs
- channel
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) СИНУСНО-КОСИНУСНЫЙ ФУНКЦИОНАЛЬНЫЙ
1
Изобретение относитс к вычисли тельной технике, в частности, к устройствам формировани радиально-круговой развертки.
Известен функциональный преобразователь 1, содержащий приемный регистр, старшие разр ды которого подключены к входным шинам схемы декодировани с присоединенной к ее выходу схемой пам ти, делительный . счетчик, соединенный управл ющими входами с выходами схемы пам ти, которые подключены к управл ющему и установочным входам реверсивного регистра , и преобразователь параллельного кода,в последовательность импульсов . Входные шины преобразовател параллельного кода в последовательность импульсов присоединены к младшим разр дам приемного регистра, а его выход подключен к счетному входу делительного счетчика, выход которого соединен со счетным входом реверсивного регистра.
Недостатком известного устройства вл етс невозможность формировани двух функциональных зависимостей одновременно , а также большой объем используемой аппаратуры. ПРЕОБРАЗОВАТЕЛЬ
Наиболее близок к предлагаемому аинусно-косинусный функциональный лреобразователь 2, содержащий датчик пр мого и инвертированного кода, два коммутатора кодов/ два преобразовател код-временной интервал , подключенные к выходам счетчиков аргумента, дешифратор , подключенный к выходам старших разр 10 дов, счетчика аргументГа,, посто нное запоминающее устройство, подключенное к выходам дешифратора, множительное устройство, подключенное к выходам посто нного запоминающего устройства и выходам младший разр дов счетчика аргумента, элементы И, одни входы которых подключены к выходу множительного устройства, а другие через триггеры - к преобразова20
тел м код-временной интервал .
Недостатком описанного функционального преобразовател вл етс неравномерное распределение во времени выходных импульсов. Количество
25 импульсов, поступающих на выходы описанного преобразовател , определ етс кодом, считанным из запоминающего устройства, входы которого через дешифратор подключены к выхо30 дам счетчика. Содержимое счетчика в
процессе вычислени синуса и косин са угла измен етс от О до тех пор, пока записанное в счетчике число не станет равным величине угла. Следствием изменени состо ни счетчика в процессе функционального преобразовани вл етс то, что за однаковые интервалы времени на один и тот же выход поступает разное количество импульсов.
Целью изобретени вл етс получение равномерного распределени во времени выходных импульсов функционального преобразовани , что повы- шает быстродействие преобразовател .
Поставленна цель достигаетс тем, что в функциональный преобразователь , содержащий регистр угла, коммутатор, элементы И, триггеры, входной счетчик, первый умножитель канала синуса и блок пам ти, выход синуса которого соединен с первым входом первого умножител канала синуса , второй вход которого соединен с выходом входного счетчика, дополнительно введены два канала, причем в первый канал введены делитель импульсов , счетчик, второй умножитель и элемент ИЛИ, во второй канал введены два умножител , .делитель импульсов , счетчик и элемент ИЛИ, в каждом канале выходы первых умножителей через соответствующие делители импульсов подключены к входам счетчиков , выходы которых соединены с первыми входами вторых умножителей, выходы которых соединены с первыми входами триггеров, выходы которых подключены к первым входам элементов ИЛИ. Выходы элементов ИЛИ каждого канала соединены соответственно с первым и вторвлм входами коммутатора, управл ющий вход которого подключен к выходу одиннадцатого разр да регистра угла, выходы разр дов с седьмого по дес тый которого подключены к входам блока пам ти, выход косинуса которого соединен с первым входом первого умножител второго канала , второй вход которого подключен к выходу входного счетчика. Выходы умножителей каждого канала подключе.. ны ко вторым входам элементов И и ИЛ другого канала. Пр мые и инверсные выходы с Первого по шестой разр дов регистра угла подключены ко вторым входа 4 соответственного второго умножител первого канала и второго умножи|ел второго канала. Третьи входы элементов И каждого канала чсоединeны c тактовым входом преобразовател и счетным входом входного счетчика, выходы элементов И каждого канала соединены со вторыми входами триггеров тех же каналов, выходы коммутатора вл ютс выходами преобрагзовател .
Блок-схема преобразовател представлена на чертеже.
Преобразователь содержит регистр 1 .угла, блок 2 пам ти, умножители 3, входной счетчик 4, делители импульсов 5, счетчики 6, умножители 7, триггеры 8, элементы И 9, элементы ИЛИ 10 и 11, коммутатор 12.
Преобразователь работает следующим образом.
Код угла вводитс в регистр угла 1. Из блока 2 считываютс начальные значени косинуса и синуса угла, соответствующие одному из 16 участ-. ков, на которые разбиты функциональные зависимости. К выходам блока 2 подключены одни входы умножителей 3, вторые входы которых объединены и подсоединены к выходу двоичного счетчика 4, на вход которого во врем преобразовани поступгиот импульсы. С выходов умножителей 3 импульсы поступают на входы элементов И 9, ИЛИ 10, 11 и входы делителей импульс®в 5. С выходов делителей 5 импульсы поступают на входы счетчиков б, к выходам которых подключены входы умножителей 7.
Вторые входы умножителей подключены соответственно к пр мым и инверсным выходамс первого по шестой разр дов, регистра угла 1. С помощью дёлителейз ; импульсов 5, счетчиков б и умножителей 7 вычисл ютс значени функций с учетом младших разр дов кода угла. Триггеры 8 и элементы И 9 предотвращают наложение импульсов, поступающих на выходы умножителей 3 и 7. Триггеры 8 после поступлени на них импульсов с выходов умножителей 7 разрешают прохождение импульсов на выходы элементов И 9 и возвращаютс этими же импульсами в исходное положение, запреща прохождение импульсов на выходы элементов И 9 до поступлени следующих импульсов на выходы умножителей 7.
Claims (2)
- Импульсы с выходов элементов И 9 поступают на входы элементов ИЛИ 10, 11, на вторые входы которых поступают импульсыс выходов умножителей 3. Эти же импульсы возвращают прохождение импульсов на выходы элементов И 9. Таким образом, предотвращаетс одновременное поступление импульсов на оба входа элементов ИЛИ 10, 11. С выходов элементов ИЛИ 10, 11 импульсы поступают на входы коммутатора 12, управл ющий вход которого подключен к выходу одиннадцатого разр да регистра 1 угла. При нулевом состо нии одиннадцатого разр да регистра 1 угла на выход sin устройства поступают импульсы с выхода элемента ИЛИ 10, а на выход cos fb 0 с выхода элемента ИЛИ 11. При единичном состо нии одиннадцатого разр да на выход sin |% поступают импульсы с выхода элемента ИЛИ 11, а на выход сов ft - с выхода элемента 5 или 10. Делители импульсов 5 служат дл веса младших разр уравнивани дов умножителей 3, 7. При 10-разр дном входном счетчике 4 и умножител х 3 и б-разр дных счетчиках б и умножител х 7 коэффициент делени дели-, телей 5 должен был бы быть равным 2 Однако, как известно, при вычислении синуса угла на вычислитель нужно подать в iC/2 раз больше импульсов, чем значение угла. Поэтому коэффициент делени делителей импульсов 5 должен быть в раз меньше, т.е. коэффициент делени .2. В предлагаемом устройстве коэф-фициент делени равен дес ти. Так как при вычислении синуса и косинуса угла состо ние регистра угла не.измен етс , то выходные импуль сы преобразовател во времени распре делены приблизительно равномерно. Перед началом преобразовани вход ной счетчик ,4 и счетчики б, делители импульсов 5 триггеры 8 устанавливаютс в исходное состо ние(цепь установки на схеме не показана). Использование изобретени дл фор мировани радиальнокруговой развертки позвол ет повысить быстродействие устройства и одновременно упростить его. При формировании радиально-круговой развертки обычно вначале вычисл ютс .значени синуса и косинуса угла, а затем эти значени используютс в качестве множителей дл 1двух цифровых умножителей, на которые поступают импульсы от счетчика импульсов дальности. При использовании предла.гаемого изобретени импульсы дуальности поступают непосредственно на вход преобразовател , т.е не тратитс врем на предварительное вычисление синуса и косинуса угла. Упрощение устройства про вл етс i во-первых, в уменьшении количества используемых микросхем, во-вторых, в упрощении алгоритма работы устройства . Формула изобретени Синусно-косинусный функциональный преобразователе), содержащий регистр угла, коммутатор, элементы и, триггеры , входной счетчик, первый умножитель канала синуса и блок пам ти, выход синуса которого соединен с первым входом первого умножител канала синуса, второй вход которого соединен с выходом входного счетчика, отлИчающийс тем, что, с целью повышени быстродействи , он содержит два канала, причем в первый канал введены делитель импульсов, счетчик, второй умножитель и элемент ИЛИ, во второй канал введены два умножител , делитель импульсов, счетчик и элемент ИЛИ, в каждом канале выходы первых умножителей через соответствующие делители импульсов подключены K входам счетчиков, выходы которых соединены с первыми входами вторых умножителей, выходы которых соединены с первыми входами триггеров, выходы которых подключены к первым входам элементов ИЛИ, выходы элементов ИЛИ каждого канала соединены соответственно с первым . ;И вторым .: коммутатора, уп равл ющий вход которого подключен к выходу одиннадцатого разр да регистра угла, выходы разр дов с седьмого по дес тый которого подключены к входам блока пам ти, выход косинуса которого соединен с первым входом первого умножител второго канала, второй вход которого подключен к выходу входного счетчика, выходы умножителей каждого канала подключены ко вторым входам элементов И и ИЛИ другого канала, пр мые и инверсные выходы с первого по шестой разр ды регистра угла подключены ко вторым входам соответственно второго умножител первого канала и второго умножител второго канала, третьи входы элементов И каждого канала соединены с тактовым входом преобразовател и счетным входом входного счетчика, выходы элементов И каждого канала соединены со вторыми входами триггеров тех же каналов, выходы коммутатора вл ют с выходами прео бразоват ел . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 364938, кл. G 06 F 15/20, 1973.
- 2. Авторское свидетельство СССР 362448, кл. Н 03 К 5/156, 1972 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802904758A SU888111A1 (ru) | 1980-03-24 | 1980-03-24 | Синусно-косинусный функциональный преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802904758A SU888111A1 (ru) | 1980-03-24 | 1980-03-24 | Синусно-косинусный функциональный преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU888111A1 true SU888111A1 (ru) | 1981-12-07 |
Family
ID=20887447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802904758A SU888111A1 (ru) | 1980-03-24 | 1980-03-24 | Синусно-косинусный функциональный преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU888111A1 (ru) |
-
1980
- 1980-03-24 SU SU802904758A patent/SU888111A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU888111A1 (ru) | Синусно-косинусный функциональный преобразователь | |
US3573797A (en) | Rate augmented digital-to-analog converter | |
FI62736C (fi) | Digital specialdator foer behandling av statistiska data | |
SU928353A1 (ru) | Цифровой умножитель частоты | |
SU805191A1 (ru) | Устройство дл вычислени спектраМОщНОСТи | |
SU675421A1 (ru) | Цифровой квадратор | |
SU993451A1 (ru) | Умножитель частоты следовани импульсов | |
SU732867A1 (ru) | Устройство дл умножени | |
SU1383345A1 (ru) | Логарифмический преобразователь | |
SU982014A1 (ru) | Адаптивный вычислитель оценки математического ожидани | |
SU955053A1 (ru) | Устройство дл делени | |
SU943598A1 (ru) | Цифровой коррел ционный фазометр | |
SU633017A1 (ru) | Устройство дл потенцировани | |
SU1113799A1 (ru) | Устройство дл извлечени квадратного корн | |
SU849468A1 (ru) | Пересчетное устройство | |
SU841111A1 (ru) | Преобразователь напр жени в код | |
SU758171A1 (ru) | Цифровой вычислитель функций синуса и косинуса | |
SU1262477A1 (ru) | Устройство дл вычислени обратной величины | |
SU630628A1 (ru) | Устройство дл умножени | |
SU1003082A1 (ru) | Цифровое устройство дл вычислени логарифма числа | |
SU1117621A1 (ru) | Генератор дискретных базисных функций | |
SU1051698A1 (ru) | Пересчетное устройство | |
SU894720A1 (ru) | Устройство дл вычислени функций | |
SU1626170A1 (ru) | Цифровой измеритель | |
SU572781A1 (ru) | Преобразователь двоично-дес тичных чисел в двоичные |