SU732867A1 - Устройство дл умножени - Google Patents

Description

Изобретение относитс  к области вычислительной техники и предназначено, в частности, дл  использовани  в интегрируюищх цифровых вольтметрах, дл  автокоррекции , различных погрешностей. Используемые в цифровых во ьтметрах цифровые методы автокоррекции обыч но предусматривают использование ЦВМ в частности микропроцессоры lj iJ(2J. Недостатком таких устройств  влйетс  значительна  избыточность таких устройств , котора  приводит как к усложне нию устройств, так и к понижению их быст родействи . , Известно устройство дл  умножени , испбльзуемое дл  перемнмкени  целого и дробнодёс тичного чисел в устройстве авггсжоррекции крутизны характеристики преобразовани  в интегрирующем цифровом вольтметре LSJ . Это устройство содержит счетчики, из которых соединен со входом схемы сравнени , генератор сшорной частоты , триггер, вход которого подключен к выходу схемы сравнени , а выход - с первым входом элемента И, выход которого через делитель частоты подключен ко входу второго счетчика. Выход схемы сравнени  подключен ко входу сброса первого счетчика, вход которого соединен через другой делитель частоты с выходом генератора опорной частоты, выход которого подключен также ко входу другого эпемента , другие входы которо;го соединены со входом первого счетчика и выходом другой схемы сравнени , а выход - ко входу третьего счетчика, выход которого подключен ко входу другой схемой сравнени , выход подключен ко входу сброса третьего счетчика. Вход третьего счетчика соединен с другим входом пфвого элемента И fSj . В таком устройстве дл  обеспечени  цифрового метода автокоррекшш, основанного на решении уравнени , H.vf:-N. - соответственно идеальное: и реальное значени  кода напр жени ; N - код номинального напр жени ; й,| - разность идеального и ном нального кодов; производитс  перемножение двух целых чисец NjtHAH с последующим делением (сдвигом) на Ыц « 1,10,100 и т.д. При этом число NP преобразуетс  в пачки импульсов, а в результате последующего ,сдвига может по витьс  -погрешность до единицы младшего разр да. Общее врем  умножени  Нр-лНц и сдвига на Н выражаетс  формулой о ртак - частота генератора опорной частоты. Недостатками такого устройства  вл ютс  недостаточна  точн.ость и невысокое быстродействие. Дл  устранени  указанных недостатков устройство дл  умножени , содержащее генератор опорной частоты, счетчики схему сравнени , счетный триггер и элемент И, причем выход первого счетчика подключен к пфвому входу схемы сравне ни , другой вход которой подключен к пе вому входу устройства, а выход к счет ному входу счетного триггера и входу сброса первого счетчика, выход счетного триггера подключен к пе эвпму входу элемента И, вЬссод Которого подключен к входу второго счетчика, выход которого соединен с выходом усзройства, содержит дюично-дес тичный дешифратор и блок умножени  частоты, причем выход генератора опорной частоты подключён к входам первого и третьего счетчиков, к управпйющему входу двоично-дес тичного дешифратора к к одному входу блока умн же1йш частоты, выход третьего счетчика йодключен к входу двоично-дес тичного  ёшифратс оа, выход которого подключен к другому входу блока умножени  частоты , управл ющий вход которого соединен со &ХОДРМ устройства, а выход - со вторым входом элемента И, вход сброса третьего счетчика -подключен к выходу схемы сравнени . На фиг. 1 представлена функциональ . ка  схема устройства; на фиг. 2 - временные диаграммы его работьц на фиг. 3ан пример выполнени  блока умножени  частоты. Устройство содержит генератор 1 опорой частоты, счетчик 2, схему 3 сравнени , счетчик 4, двоично-дес тичный дешифратор 5, блок б умножени  частоты, счетнЫй триггер 7, элемент 8 И,счетчик 9. На первый и второй входы устройства подаютс  числа. Н -лМниМ,, . Работает устройство следующий обре... зом. Импульсы опорной частоты F. пос-тупают с выхода генератсра 1 на входы счетчиков 2 и 4, на дешифратор 5 и на дин из входов блока 6 умножени  частоты . Схема сравнени  3 выдает импульс когда значение содержимого счетчика достигает значени  Нд , Эти импульсы с частотойР, поступают на вход счетного триггера 7 и входа сброса счетчиков 2 и 4, устанавлива  счетчики 2 и 4 в исходные состо ни . На счетного триггера 7 будут импульсы длительностью Т , которые поступают на один из входов элемента 8 И. Число 2. преобразуетс  в эквивалентную квазиравномерную (равномерную в пределах каждого дес тичного paзp дa частоту следовани  импульсов Febix vNi. Производитс  это следующим образом, На вход цифрового счетчика 4 посту пают в течение Т и импулЕЛы с частоВыходы счетчика 4 соединег у со входами двоично-дес тичного дешифр-а.тора 5, -на импульсный вход котфого поступают импульсы с частотой F/(, .На выходах декады дешифратора 5, соединенной с младшей декадой счетчика 4, будет равномерна  последовательность импульсов с Частотой Рд , на выходах следующей декады.импульсы с частотой F и т.д. Импульсы с выходов дешифратора S поступают на входы блока б умножени  частоты. Этот блок разделен на подблоки ,, входы ка 4дого из которых соединены с определенной декадой дешифратора 5. Упрй. л ющие входы блока 6 подключены к дэ™с тйчному датчику числа М„ {в цифровы/ вольтметрах, например, датчиком чиагт.-: N,j.  вл ютс  непосредственно декады дешис атора счетного блока прибора). Число K/j мгокно представить разр цаглн . единиц, дес тых, сотых и т.п. Тогда вь ходы декады Датчика Н , соответстгг тоолйе дес тым, подключаютс  к тому подблоку блока 6, который соединен с самой младшей декадой дешифратора 5, выходы декады датчика N,, соответс вующие сотым, подключаютс  к следующему подблоку блока 6 и т.д. Выход декадь датчика , соответствующей единице,, подключаетс  к подблоку блока 6, на который поступаю импульсы с частотой F с выхода генератора 1 опорной частоты. Дл  по снени  работы блока 6 на фиг. Э приведена его конкретна  схема, .где датчиком N,,  вл ютс  декады пам ти с дешифратором счетного блока 10 Элементы 11 и 12 задержки нужны дл  устранени  возможного перекрыти  импульсов . Декады дешифратора 5 имеют по 10 выходов, а каждый подблок блока 6 сос ит из элементов И-НЕ. На выходе J элемента И-НЕ в подблоке, соответству щем дес тых числа N , надо получить равномерно следуюишх импульсов на каждые 10 импульсов с час тотой Рд , а в подблоке сотых -. импульсов на каждые 100 импульсов с частотой F , и т. д. Дл  обеспечени  этого О -тый элемент И-НЕ каждого подблока должен быть соединен с вьь ходами соответствующей декады дешифр тора 5. Номера 6 этих выходов декады дешифратора определ ютс  дл  каждого разр да числа Мл по формуле П-0,5. n-0,S 0 -у- , где п 1,2..., V - пор дковый но мер импульса в последовательности выходных импульсов -того элемента И-НЕ соответствующего подблока блока 6, На выходе блока 6 имеем квазиравно мерную (в пределах каждого разр да) последовательность импульсов, с частотой .. Этиимпульсь поступают на другой вход элемента 8 И, на выходе которого в течение ФА- будут импульсы с частотой Fgy. . Число импульсов (в пачке длительностью Тп ) . Импульсы с выхода элемента 8 И подсчитываютс  счетчиком 0. Диапазон чисел N/j, , которые можно умножать с помощью устройства, от О до 1,999.... Это соответствует в наиболее распространенном случае двукратному перекрытию динамического диапазон счртного блока Ю. При использовании устройства в устройстве автокоррекции одновременно с ук ножением будет производитьс  операци  вычитани , поскольку по мере фор мир овани  числа N g импульсы с выхода эл мента 8 И будут поступать на счетчик, корректиру  тем самым результат измерений . Заметим, что округление результата осуществл етс  автоматически в процессе преобразовани  числа N,fe ЙЫА Таким образом в данном устройстве дробно-дес тичное число, каким  вл етс  , непосредственно преобразуетс  в квазиравномерную последовательность импульсов с частотой g j получени  результата умножени  {без дополнительного округлени ) числа Й- на целое число л NU последовательность импульсов с частотой РВЫХ пропускаетс  через элемент 8 И на вход счет о;. чика 9 в течение времени щее врем  умножени  при этом будет -равно Tjj , а точность соответствует обычной точности цифровых устройств t 0,5 единицы младшего . Таким образом обеспечиваетс  по сравнению с прототипом выигрыш в быст родействии 6 NpmrtiPss при повышении точности вдвое формула изобретени  Устройство дл  умножени , содержащее генератор опорной частоты, счетчики, схему сравнени , счетный триггер и элемент И, причем выход первого счетчика подключен.к первому входу схемы сравнени , другой вход- которой подключен к первому входу устройства, а выход - к счетному входу счетного триггера и входу сброса первого счетчика, выход счетного триггера подключен к первому входу элемента И, выход которого подключен к входу второго счетчика, выход которсч о . соединен с выходом устройства, отличающеес  тем, что, с целью повышени  быстродействи  и точности устройство содержит двоично-дес тичный дешифратор и блок умножени  частоты, причем выход генератора опорной частоты подключен к входам первого и третьего счетчиков, к управл ю - щему входу двоично- дес тичного дешифатора и к одному входу блока умнож&ни  частоты, выход третьего счетчика одключен к входу двоично-дес тичного ешифратора, выход которого подключен другому входу блока умножен1Ш частоты , управл ющий вход котсрого соединен со вторым влодом устройства, а выход-со вторым входом элемента И, вход сброса -фетьего счетчика подключен к выходу схемы сравнени .

Источники информации, прин тые во 1эдимание при экспертазе 1. Гельман М. М, и Шаповал Г. Г. Автоматическа  кс рекци  систематических погрешностей в преобразовател х напр жение-код, М,, Энерги , 1974.

2,Гитис В. И. Преобразователи информации дл  ЭиВУ. М,, Энерги , 1975. .

3.Темников Ф. Е. и Славинский В. Л. Математические развертывающие системы , М., , 197О, с. 107-110прототип .

Фиг. 2

10

Claims (1)

1. формула изобретения

   Устройство для умножения, содержащее генератор опорной частоты, счетчики, схему сравнения, счетный триггер и элемент И, причем выход первого счетчика подключен .к первому входу схемы сравнения, другой вход· которой подключен к первому входу устройства, а выход - к счетному входу счетного триггера и входу сброса первого счетчика, выход счетного триггера подключен к первому входу элемента И, выход которого подключен к входу второго счетчика, выход которого соединен с выходом устройства, отличающееся тем, что, с целью повышения быстродействия и точности устройство содержит двоично—десятичный дешифратор и блок умножения частоты, причем выход генератора опорной частоты подключен к входам первого и третьего счетчиков, к управляю щему входу двоично- десятичного дешифратора и к одному входу блока умножения частоты, выход третьего счетчика подключен к входу двоично-десятичного дешифратора, выход которого подключен к другому входу блока умножения часто— ты, управляющий вход которого соединен со вторым входом устройства, а выход-со вторым входом элемента И, вход сброса третьего счетчика подключен к выходу схемы сравнения.