SU999018A1 - Устройство программного управлени с самоконтролем - Google Patents

Description

Изобретение относитс  к -автоматике и вычислительной технике и может быть использовано в устройствах программного управлени  объектами с произвольной очередностью управлени .

Известно устройство дл  программного управлени , содержащее два генератора импульсов, два распределител , элементы совпадени , блок задани  программы ClJ.

Недостаток устройства заключаетс  в его сложности, св занной с аппаратной избыточностью дл  выполнени  основных функций и отсутствием контрол  за выполнением последовательности задействовани  объектов, что снижает надежность и достоверность его работы.

Наиболее близким техническим решением к изобретению  вл етс  устройство , содержащее генератор импульсов , сдвигающие регистры и дешифратор С .

Недостатком известного устройства  вл етс  низка  надежность и достоверность управлени ми объектами, обу ловленные тем, что в нем в случае сбоев или отказов при сдвиге и перезаписи информации в сдвигающих регистрах нарушаетс  заданна  последовательность задействовани  объектов, н ЭТО HapytjeHHe не обнаруживаетс  из-за отсутстви  контрол  за регьлизацией заданной последовательности.

Целью изобретени   вл етс  повышение надежности и достоверности управлени  объектами.

Поставленна  цель достигаетс  тем, что в устройство программного управлени  с самоконтролем, содержащее генератор импульсов, по числу объектов управлени  сдвигаю1 1ие регистры , подклк1ченнне единичными выходами последних разр дов к входам дешифратора , введены три регистра, два cyKiMHpyiociHX блока, вычитакмаий блок, блок уставки, блок сравнени , коммутатор , триггер, элемент задержки, элемент НЕ, четыре элемента И и блок приоритета, соединенный управл ющим входом с выходом первого элемента И, а информационными выходами - с установочными входами соответствующих одноименных разр дов сдвигающих регистров, подключенных единичными выходами к соответствующему входу первого суммирующего блока, св занного выходами с первыми входами вычитаюшего блока, подключенного вто .рыми входами и выходам блока уставки , а выходами - к первым входам бло ка сравнени , соединенного выходом с первым входом второго элемента И, подключенного выходом и единичному входу триггера, св занного нулевым выходом с первым управл ющим входом коммутатора, подключенного инфор мационными входами к выходам дешифра тора, а вторым управл ющим входом управл ющему входу первого регистра и к первому выходу генератора импуль сов , соединенного вторым выходом с вторым входом второго элемента И, третьим выходом - с управл ющим входом второго регистра, а четвертым выходом - с .первым входом третье го элемента И и с первым входом первого элемента И, подключенного аторы входом к установочным входам обнулени  первого, второго, третьего реги-стров , к выходу четвертого элемента И и к входу элемента задержки, св занного выходом через эд1емент НЕ с вторым входом третьего элемента и, подключенного выходом к управл ющим входам сдвигающих регистров и третьего регистра, соединенного .выхо дами с первыми входами второго суммирующего блока, св занного вторыми входами с выходами первого регистра а выходами - с входами второго реги стра, подключенного выходами к вторым входам блока сравнени  и к входам первого регистра, причем нулевы выходы последнего разр да каждого сдвигающего регистра соединены с входами четвертого элемента-И, а ед ничные выходил - ее соответствующими информационными входами третьего регистра. На чертеже дана блок-схема устройства . Устройство содержит генератор 1 импульсов с выходами: 2 - дл  тактовых импульсов ти 1,3 - дл ; тактовы импульсов ТИ 2, 4 - дл  тактовых импул сов ТИ 3,5 - дл  тактовых импульсов TIM , сдвигающие регистры 6 с разр да ми 7 - 9, первый суммирующий блок 1 вычитающий блок 11, третий элемент Н 12, первый элемент И 13, четверты элемент И 14, элемент 15 задержки, элемент НЕ 16, блок 17 приоритета с группами элементов 18 коммутации, блок уставки 19 с элементами 20 ко мутации, третий регистр 21, второй суммирующий блок -2, второй регистр 23, первый регистр 24, дешифратор 25 блок сравнени  26, второй элеме И 27, сбросовый вход 28 триггера 29 выход 30 сигнала ошибки устройства, коммутатор 31 с п тыми элементами И 32, выходы 33 устройства. Устройство работает следующим образом. В исходном состо нии триггер 29 и сдвигающие регистры 6 обнулены, n том высокие потенциалы с нулевых выходов разр дов 9 открывают четверый элемент И 14, сигнал с аыхода коорого запирает через элемент заержки 15 и элемент НЕ 16 третий элеент Н 12 и подготавливает к открыанию первый элемент И 13. Кроме того, сигнал с выхода четвертого элемента И 14 поступает на входы обнулени  регистров 21 - 24 и обнул ет их. Высоий потенциал с выхода обнуленного триггера 29 поступает через первый управл ющий вход коммутатора 31 на первые входы его элементов И 32 и подготавливает их к открыванию. С помощью блока приоритета 17 задаетс  очередность задействовани  объектов . В блоке 17 кажда  группа коммутационных элементов 18 соответствует определенному номеру очередности задействовани  объектов, а число элементов 18 в каждой группе определ етс  двоичными кодами, которые кодируют номера объектов. Замыканием соответствующих элементов 18 в каждой группе устанавливаютс  коды номеров объектов, а принадлежность номера объекта данной группе элементов 18 задает очередность их задействовани . Изменением наборов элементов 18 обеспечиваетс  возможность управлени  объектами в любой очередности. С помощью элементов 20 блока уставки (контрольной группы 19 задаетс  cytJiMa всех чисел-кодов номеров заданных объектов, котора  заранее известна , так как известны номера задействуемых объектов. Код этой cv :.- мы подаетс  на вторые входы вычи .i .-щего блока 11. Генератор импульсов 1после своего запуска вырабатывает серии импульсов на своих выходах 2- 5, причем ,в каждом такте - четыре импульса, сдвинутьцс во времени относительно друг друга: ТИ 1, ТИ 2, ТИ 3, ТИ 4 соответственно на выходах 2-5. Импульс ТИ 1 обеспечивает считывание информации с блока приоритета 17 и сдвиг информации в реги|страх 6. Импульс ТИ 2 обеспечивает запись суммы во второй регистр 23 с выхода второго суммирующего блока 22. Импульс ТИ 3 «обеспечивает считывание сигнала ошибки с выхода блока сравнени  26. Импульс ТИ 4 Обеспечивает запись информации в первый регистр 24 из второго регистра 23 и управление коммутатором 31. В первом такте работы устройст- ва импульс ТИ 1 с четвертого выхода 2 генератора 1 поступает через первый элемент И 13 на вход блока 17 и считывает с элементов 18 коммутации установленные кодн номеров объектов , которые записываютс  в соответствурцие одноименные, разр ды 7-9 сдвигаюьдах регистров 6. Кажда  совокупность одноименных разр дов сдвигаюцих регистров 6 образует регистр 1 араллельного кода, который хранит код номера объекта, а размещение этих кодов в разр дах 7-9 соответствует заданной очередности их задействовани . При этом в последних разр дах 9 размещаетс  код номера объекта, который будет действовать первым, в предпоследних разр дах 8 код номера объекта, который будет дествовать вторым и т. д., в первых разр дах 7 - код номера объекта, который задействуетс  последним. После установки кодов объектов в разр дах 7-9 регистров б снимаютс  высокие потенциалы с соответствующих разр дов 9, закрываютс  четвертый и первый элементы И 14 и 13, При этом с задержкой, обеспечиваемой элементом 15 на врем  действи  (длительности ) импульса ти 1, формируетс  высокий потенциал на выходе элемента НЕ 16, который подготавливает к открыванию третий элемент И 12. Одновременно коды, установленные в разр дах .7 - 9 регистров 6, поступают на входы первого суммирующего блока 10, где суммируютс . Значение этой суммы подаетс  на первые входел вычитающего блока 11. При отсутствии ошибок в кодах номеров объектов значение разности сумм на входах блока 11 в первом такте равно нулю. Код разност с выхода блока 11 поступает на первы входы блока сравнени  26. В первом такте содержимое третьего регистра 21 и второго суммируюмего блока 22 равно нулю, импульсами ТН 2 регистр 23 также устанавливаетс  в моль. Код нул  с выходов этого регистра 23 подаетс  на вторые входл блока сравнени  26, При совпадении на обоих входах блок сравнени  26 не формирует сигнгш ошибки на своем выходе. При этом второй элемент И 27 закрыт и импульс ТИ 3 не считывает сигнал Ошибки. Одновременно код номера объекта, задействуемого первым , с выходов разр дов 9 сдвигаю-щих регистров 6 подаетс  на дешифратор 25. В дешифраторе 25 код объекта декодируетс , при этом возбуждаетс  соответствующий выход дешифратора, сигнал с которого подаетс  на вход соответствующего элемента И 32 коммутатора 31. При отсутствии ошибок триггер 29 остаетс  в нулевом положении , тактовым импульсов ТИ 4 открываетс  указанный элемент И 32 и сигнал с его выхода поступает по выходу 33 в цепь задействовани  соответствущего объекта. Кроме того, импульсом ТИ 4 перё писываетс  содержимое второго регистра 23 в первый регистр 24 С выходов регистра 24 код числа (.в первом такте - нуль) подаетс  на вторые входы второго суммирующего блока 22.

в последующих тактах, начина  с второго, импульсы ТИ 1 с четвертого в ихода 2 генератора импульсов 1 поспают через третий элемент И 12 на управл ющие входы сдвигающих {эегистров 6 и на вход разрешени  записи ргистра 21. При этом в каждом такте содержимое разр дов 9 регистров б переписываетс  в третий регистр 21. Кроме того, в регистрах 6 происходи сдвиг информации из разр дов 7 в разр ды 8 и т. д., из разр дов 8 в разр ды 9. В процессе сдвига.инфомации разр ды 7-9 последовательно обнул ютс . В последних разр дах 9 в каждом такте с заданной очередностью смен ютс  коды номеров объектов . Эти коды декодируютс  дешифратором 25, который подготавливает к открыванию соответствующие элементы Н 32 коммутатора 31, а импульсы ТИ открывают в соответствующих тактах эти элементы И 32, которые выдают сигналы управлени  по выходам 33 в цепи соответствующих объектов. , С выходов регистра 21 код считанго в каждом такте из разр дов 9 регистров 6 числа поступает на п.ервые входы второго суммирующего блока 22 где суммируютс  с содержимым первого регистра 24. В регистре 24 хранитс  значение суммы чисел, сдвинутых из регистров 6 за врем  предыдущих тактов работы. Эта сумма с выходов регистра 23 записываетс  в регистр 24 импульсом ТИ 4 и подаетс  с его выходов на вторые входы суммирующего блока 22. Суммирующий блок 22 определ ет в данном такте текущую сумму чисел, сдвинутых из регистров 6 за врем  данного и всех предыдущих тактов работы. Значение этой текущей cyMNW переписываетс  в регистр 23 импульсов ТИ 2 и подаетс  на вторые входы первого блока сравнени  26. В процес се сдвига информации первый суг; мирующий блок 10 определ ет вкаждом данном такте сумму чисел, оставшихс  в разр дах 7-9 регистров 6. При этом, в случае отсутстви  ошибок значение разности между контрольной суммой, заданной блоком уставки 19, и суммой, вычисленной блоком 10, равно текущей сумме чисел, считанных в регистр 21 за врем  данного и предыдущих тактов, т. е. сумме на выходах суммирующего блока 22.

Claims (2)

1. Таким образом, при отсутствии ошибок в кодах номеров объектов пос ле сдвига и установки информации а разр дах сдвигающих регистров ь, коды чисел на входах блока сравнени  26 совпадгиот. При этом триггер 29 остаетс  в нулевом положении и импульс ТИ 4 в каждом такте считывает сигнал задействовани  с соответстгнуюш го элемента И 32 на выход 33 соответствую1Цего объекта. При наличии ошибок - сбоев, отказов в кодах номеров сдвигающих регистров 6, т. е. при несоответствии кодов номеров объектов в регистрах 6 заданным, коды чисел на входах блока сравнени  26 не совпадают, бло сравнени  26 вырабатывает сигнал ошибки, который подаетс  на элемент И 27. Импульсом ТИ 3 в данном такте этот сигнал считываетс  с второго элемента И 27 и подаетс  на единичны вход триггера 29. Триггер 29 блокиру ет элементы И 32 коммутатора 31, запрещает задействование объектов и выдает сигнал ошибки через выход 30 устройства во внешнюю цепь.Сброс Tjgjifrrepa 29 в нулевое положение про ,;|р: одитс  по входу 28 ОТ внешнего устройства. После сдвига всей информации из регистров 6 все разр ды 7-9 обнул ютс , и устройство возвращаетс  в исходное положение. Таким образом, в предлс хенном уст ройстве автоматически контролируютс  коды задействуемых объектов, обнаруживаютс  кратные и одиночные ошибки в этих кодах, тем самым обеспечиваетс  реализаци  заданной последовательности управлени  объектами, ровышаетс  достоверность и надежност ( заботы устройства. Формула изобретени  Устройство программного .управлени  с саглоконтролем, содержащее генератор импульсов, по числу объекто управлени  сдвигающие регистры, под ключенные единичными выходами после них разр дов к входам дешифратора, отличающеес  тем, что, с целью повышени  надежности устрой ства и достоверности управлени  объ тами, в него введены три регистра,, два суммирующих блока, вычитающий блок, блок уставки, блок сравнени , коммутатор, триггер, элемент задерж ки, элемент НЕ, четыре элемента И и блок приоритета, соединенный управл ющим входом с выходом первого элемента И, а информационными выходами - с установочными входами соответствующих одноименных разр дов сдвигак цих регистров, подключенных единичными выходами к соответствующему входу первого суммирующего блока , св занного выходами с первыми входами вычитающего блока, подключенного вторыми входами к выходам блока уставки, а выходами - к первым входам блока сравнени , соединенного выходом с первым входом второго элемента И, подключенного выходом к единичному входу триггера, св занного нулевым выходом с первым управл ющим ВХОДОМкоммутатора, подключенного информационными входами к выходам дешифратора, а вторым управл ющим входом - к управл ющему входу первого регистра и к первому выходу генератора импульсов, соединенного вторым выходом с вторым входом второго элемента И, третьим выходом - с управл ющим входом второго регистра, а четвертым выходом - с первым входом первого элемента И, подключенного вт.орым входом к установочным входам обнулени  первого, второго, третьего регистров, к выходу четвертого элемента Пик входу элемента задержки, св занного выходом через элемент НЕ с вторым входом третьего элемента И, подключенного выходом к управл ющим входам сдвигающих регистров и третьего регистра, соединенного выходами с первыми входами второго суммирующего блока, св занного вторыми входами с выходами первого регистра, а выходами - с входами второго регистра, подключенного выходами к вторым вхо дам блока сравнени  и к входам первого регистра, причем нулевые выходы последнего разр да каждого сдвигающего регистра соединены с входами Четвертого элемента И, а единичные выходы - с соответствукйдами информацирнныг .ш входами третьего регистра. .Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР Ч 456254, кл.. G 05 В 19/08, 1975.
2. 2.Авторское свидетельство СССР 477396, кл. G 05 В 19/08, 1975 (прототип)