SU468251A1 - Устройство дл моделировани потока ошибок в дискретных каналах св зи - Google Patents

Description

I

Изобретение относитс  к вычислительной технике и может быть использовано дл  моделировани  j потоков ошибок, возникающих при передаче дискретной информации.

Известное устройство, моделирующее

потоки ошибок с управл емой степенью группировани , содержащее умножитель тактовой частоты, управл емый веро тностный коммутатор , реверсивный счетчик, дешифратор сингул рных состо ний реверсивного Ьчетчика , Ш14 х -аналоговый преобразователь и переключатель емкости реверсивного счетчика , позвол ет управл ть степенью группировани  ошибок в моделируемом потоке.

В общем случае управление степенью

группировани  ошибок ведет к изменению закона распределени  безощибочных интервалов . Однако, чтобы моделировать нужные законы распределени  безошибочных интервалов и пакетов ошибок, в известном устройстве затруднительно опрюдел ть, какие состо ни  реверсивного счетчика должны быть сингул рными и как должны измен тьс  веро тности перехода между сингул рным ми состо ни ми.

I Цель изобретени  - расширение класса моделируемых потоков ошибок, т. е, моде- лирование потоков ошибок с нужными законами распределени  безошибочных интервалов и пакетов ошибок.

Дл  ЭТОГО в предлагаемое устройство введены схемы совпадени , схема ИЛИ, инвертор, счетчики единиц и нулей, управл емые веро тностные двоичные элементы, причем первый вход первой схемы совпадени  соединен с выходом генератора тактовых импульсов, выход подключен к выходу устройства, к входам инвертора, счетчика единиц и к управл5пощему входу счетчика нулей, выход инвертора соединен со входом счетчика нулей и с управл ющим входом счетчика единиц, выходы счетчиков единиц и нулей соединены соответственно с входами пербого и второго деши(|раторов, выходы которых через соответствующие цифро-аналоговые преобразователи подключены к входам соответствующих управл емых веро тностных двоичных элементов, выходы которых соединены соответственно с первыми входами второй и третьей схем сов падени , вторые входы которых соединены соответственно с нулевыми выходами вто- i рого и первого дешифраторов, выходы - через схему ИЛИ подключены ко второму входу первой схемы совпадени . Тактова  последовательность импульсов, вырабатываемых генератором тактовых импульсов , прореживаетс  в соответствии с некоторыми законами изменени  последейст ВИЯ единичных символов (импульсов) и нулевых символов (отсутствие импу.льсов в тактовые моменты времени) и числом тактов , на которые распростран етс  последействие - величина пам ти. Законы изменени  . |0оледействи  и величины пам ти дл  единичных и нулевых символов задаютс  с помощью счетчика, дешифратора, цифро-аналогового преобразовател , упре1вл емого веро тностного элемента слЬсЛветотвенно дл  единичных и аулевы);- Символдв. Устройство позвол ет мрделирова1Т1 Д|ртс)ки ошибок с различными законами распределени  безошибочных интервалов и пакетов ошибок путем задани  соответствующих зако нов изменени  последействи  и величины па м ти. При этом устройство оказываетс  достаточно гибким при перестройке его на другой закон. На чертеже изображена блок-схема предлагаемого устройства. Устройство содержит/ генератор 1 так;то- вых импульсов, схему совпадени  2, инвертор 3, счетчики единиц 4 и нулей 5, дешиф раторы единиц 6 и нулей 7, ци ро-аналого- вые преобразователи 8 и 9, управл емые веро тностные двоичные элементы 10 и 11 схемы совпадени  12 и 13, схему ИЛИ 14 15 - выход устройства. Выход генератора 1 соединен с первым входом схемы совпадени  2, выход которой св зан с входом инвертора 3, входом счетчика 4 единиц и входом сброса счетчика 5 нулей. Одновременно выход схемы совпадем ни  2  вл етс  выходом устройства. Выход инвертора 3 соединен с входом счетчика нулей бис входом сброса счетчика единиц 4. Выходы разр дов счетчиков единиц и нулей соединены соответственно с входами деши4раторов 6 и 7, выходы дешифраторов соединены соответственно с входами цифро-аналоговых преобразователей 8 и 9, а выходы последних соединены соответственно с входами управл емых веро тностных двоичных элементов 1О и 11. Выход элемента 10 соединен с одним из входов схемы совпадени  12, второй вход которой соединен с нулевым выходом деши(}чэатора 7. Выход элемента 11 сс-.динен с одним из входов cxejvo. совпадени  13, второй вход которой соединен с нулевым выходом , дешифратора 6. Выходы схем совпадени  12 и 13 объединены схемой ИЛИ 14, выход последней соединен со вторым входом схемы совпадени  2. Счетчик единиц 4 подсчитывает число подр д прошедших единиц на выход схемы совпадени  2, а счетчик нулей - число подр д прошедших нулей. Дешифратор 6 вместе с цифро-аналоговым преобразователем 8 формирует управл ющее напр жение, соответствующее числу, записанному к данному моменту в счетчик единиц 4. Элемент 10 формирует стробирующие импульсы со случайной длительностью, среднее значение которой соответствует управл ющему напр жению, поступающему с пре образовател  8. С выхода элемента 10 стробирующие импульсы случайной длительности поступают. 4i один ИЗ входов схемы совпадени  3.2 и, так как на другой ее вход поступает „ единичный потенциал с нулевого выхода дешифратора 7 (счетчик 5 сброшен в нулевое состо ние единичным символом), через схему ИЛИ 14 проход т на второй вход схемы совпадени  2. Тактовый будет проходить через схему совпадени  2 с условной веро тностью, определ емой средлей длительностью случайного стробирующего импульса, поступающего с выхода схемы ИЛИ 14. Аналогичным образом формируютс : счетчиком нулей 5, дешифратором 7, цифроаналоговым преобразователем 9, управл емым веро тностным двоичным элементом 11 стробирующие импульсы случайной дли- тельности, которые поступают на второй вход схемы совпадени  2 через схему совпадени  13 в схему ИЛИ 14. Тактовый импульс будет проходить на выход схемы 2 с условной веро тностью, завис щей от числа предшествующих нулей на ее выходе. Предположим, что в некоторый тактовый момент на выходе схемы совпадени  2 (на выходе устройства) по вилс  импульс, а перед этим импульсом на ее выкоде был нуль. По этому импульсу происходит сброс в нулевое состо ние счетчика нулей 5 и записываетс  единица в счетчик единиц 4. , На первой шине дешифратора по вл етс  единичный потенциал и в соответствии с этим элемент Ю вырабатывает стробирую- шие импульсы такой длительности, что в следующем такте импульс проходит на выход схемы 2 с условной веро тностью Р (1/1). Предположим, что в следующем такте на выходе схемы 2 тоже по витс  им-

пульс. Он записываетс  в счетчик 4, единичный потенциал по вл етс  на второй ши-. не деши4ратора 6, преобразователь 8 формирует соответствующее управл5пощее на- , Пр жение, а элемент 10 будет формнровачрь стробирующие импупьсы такой длительности,, что следующий тактовый импульс будет по вл тьс  на выходе схемы 2 с условной веро тностью Р (1/11). Допустим, что в третьем такте по вилс  нуль. Тогда навыходе инвертора 3 по вл етс  единица, котора  устанавливает в нулевое состо ние счетчик единиц 4 и записывает в счетчик нулей 5. С этого момента последействие 6ir- , дет оказывать вли ние на количество под- р д следующих нулей, т. е. будет формироватьс  стохастически безошибочный интервал . Причем, задава  независимо друг от друга разр дность счетчиков единиц и нулей, можно получать различную величину по рледей- стви  (пам ти) дл  единиц и нулей, а задава различные законы изменени  условнь1Х веро тностей дл  единиц и нулей, можно получать нужные законы распределени  безошибочных интервалов и пакетов ошибок.

Предмет изобретени 

Устройство дл  моделировани  потока ошибок в дискретных каналах св зи,исодер6

жащее генератор тактовых импульсов, дь;- ши4)аторы и цифро авалоговые преобразователи , отличающеес  тем, что, с целью расш1фени  класса моделируемых потоков ошибок, в него введены схемы совпадени , схема ИЛИ, инвертор, счетчики единиц и нулей, управл емые веро тностные двоичные элементы, причем первый вход первой рхемы совпадени  соединен с выходом генератора тактовых импульсов, выход подключен к выходу устройства, к входам инвертора, счетчика единиц и к управл ющему входу счетчика нулей, выход инвертора соединен со входом счетчика нулей и с управл ющим входом счетчика единиц, выходы; счетчиков единиц и нулей соединены соответственно со входами первого и второ го дешифраторов, выходы которых через соответствующие ци4ро-аналоговые преобразователи подключены к входам соответствующих управл емых веро тностных двоичных элементов, выходы которых соединены соответственно с первыми входами второй и третьей схем совпадени , вторые входы которых соединены соответственно с нулевыми вьтходами второго и первого де- щи4раторов, выходы через схему ИЛИ подключены ко второму входу первой схемы совпадени .