SU982060A1 - Устройство дл контрол знаний обучаемого - Google Patents

Устройство дл контрол знаний обучаемого Download PDF

Info

Publication number
SU982060A1
SU982060A1 SU813289486A SU3289486A SU982060A1 SU 982060 A1 SU982060 A1 SU 982060A1 SU 813289486 A SU813289486 A SU 813289486A SU 3289486 A SU3289486 A SU 3289486A SU 982060 A1 SU982060 A1 SU 982060A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
block
counter
output
bus
Prior art date
Application number
SU813289486A
Other languages
English (en)
Inventor
Виктор Иванович Корнейчук
Владимир Николаевич Сороко
Марина Всеволодовна Кунцевич
Олег Владиславович Журавлев
Станислав Михайлович Рожков
Original Assignee
Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции filed Critical Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции
Priority to SU813289486A priority Critical patent/SU982060A1/ru
Application granted granted Critical
Publication of SU982060A1 publication Critical patent/SU982060A1/ru

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗНАНИЙ ОБУЧАЕМОГО
Изобретение относитс  к автоматике и вычислительной технике, в частности к техническим средствам обучени  и контрол  знаний, и может быть использовано дл  программированного контрол  знаний обучаемого по различном дисциплинам.
Известно устройство, предназнаг ченное дл  контрол  знаний обучаемого и содержащее блок ввода ответов , блок пам ти, блок сравнени , два коммутатора tl.
Недостатком данного устройства  вл етс  сложный алгоритм распознавани  ответа и низкое быстродействие .
Известно устройство, содержащее iблок ввода ответов, счетчик, дешифратор , блок сравнени , инвертор, коммутаторы 2.
Недостатками этого устройства  вл ютс  большие аппаратурные затраты и сложный алгоритм функционировани  .
.Наиболее близким к изобретению  вл етс  устройство, содержащее блок ввода ответов, элементы пам ти ответов обучаемых, узлы сравнени ,
.триггеры, счетчики, элементы И СЗ .
Данное устройство позвол ет повысить точность контрол  результативного ответа и снизить аппаратурные затраты, однако обладает ограниченными дидактическими возможност ми , так как не позвол ет надежно контролировать конструируемый ответ с заданной очередностью элементов ответа.
10
Цель изобретени  - расширение дидактических возможностей устройства за счет контрол  конструируемого и результативного ответа любой разр дности.
15
Поставленна  цель достигаетс  тем, что в устройство, содержащее последовательно включенные блок ввода ответов, блок пам ти и первый блок элементов И, второй вход кото20 рого соединен с выходом первого счетчика, первый вход которого подключен к выходу первого блока элементов И, первый триггер и элемент И, введены второй триггер, элемент
25 задержки, второй блок элементов И и второй и третий счетчики, выходы которых соединены соответственно с первым и вторым входами второго блока элементов И, выход которого
30 через последовательно включенные первый элемент И, первый триггер и второй элемент И соединен с вторым входом первого счетчика, выход третьего элемента И подключен к первым входам третьего счетчика и четвертого элемента И, второй вход которого соединен с выходом первого блока элементов И, а выход - с вто .рым входом первого триггера, вторым входом третьего счетчика, входом второго счетчика, вторым входом бло ка пам ти и первым входом второго триггера, второй вход которого подключен к выходу блока ввода ответов а выход - к входу элемента задержки входу блока ввода ответов и первому входу третьего элемента И, вторые входы первого, второго и третьего элементов И  вл ютс  соответственно первым, вторглм и третьим входами устройства, вход второго счетчика  вл етс  четверты л входом устройства , выходы элемента задержки, второ го триггера и второго счетчика  вл ютс  соответственно первым, вторым и третьим выходами устройства. На фиг,1 изображена структура устройства; на фиг.2 -- диаграт- ма так товых входных сигналов, кодирующих правильный ответ. Устройство дл  контрол  знаний обучаемого содержит блок 1 ввода от ветов, св занный с блоком 2 пам ти (ответ обучаемых) и единичным входом триггера 3 (блокировки), пр мой выход которого подключен к блоку 1 и к элементу 4 задержки, выход которого  вл етс  выходом 5 устройства. Первый вход блока 6 элементов И сое динен с выходом элемента 2 пам ти, второй - с выходом счетчика 7 (тактов ) , счетный вход которого соединен с выходом элемента И 8, входами его  вл етс  шина 9 устройства и пр мой выход триггера 10 (управлени ) . Выход блока б соединен с вторым входом счетчика 7 и с первым входом элемента И 11, второй вход которого соединен с выходом элемент И 12, входами которого  вл ютс  шин 13 устройства и выход триггера 3,  вл ющийс  шиной 14 устройства, Вы ход элемента И 11 подключен к втором входу блока 2, нулевому входу триггера 3, к нулевому входу триггера 10 и к счетному входу счетчика 15 (правильных ответов), вторым входом которого  вл етс  шина 16 устройства. Первый выход счетчика 15  вл етс  шиной 17 устройстна , а второй подключен к входу блока 18 элементов И, выход которого подключен k входу элемента И 19, вторым входом которого  вл етс  шина 20 устройства. Второй вход блока 18 соединен с выходом счетчика 21 (числа эталонных ответов), счетный вход которого соединен с выходом счетчи ка 21 (эталонных ответов), счетный вход которого соединен с выходом элемента И 12, а вход сброса подключен к выходу элемента И 11, Устройство работает следующим образом, С помощью блока 1 обучаемый вводит первую цифру ответа, котора  запоминаетс  в элементах пам ти блока 2 и поступает на блок 6 дл  совпадени . Ввод каждой новой цифры ответа блокирует через триггер 3 ввод последующих цифр ответа. Этот сигнал блокировки  вл етс  также сигналом запуска по шине 14, nd которому пульт препо ;авател  (не показан) , начинает генерацию тактовой последовательности импуль.сов на шине 9, сигнала на шине 20, который предшествует каждой серии из дес ти тактов, и сигнала эталонных ответов на шине 13, который вводитс  по одному в каждой серии дес ти тактов в тот момент, когда приходит такт по шине 9 с номером , равным цифре ответа. Например, на фиг.2 закодирован правильный ответ 53 , Перед началом работы устройства сигналом настройки по. шине 16, поступающим с пульта преподавател  (не показан), на счетчик 15 устанавливаетс  нужный коэффициент пересчета. Так как счетчик 15 и счетчик 21 в начале работы наход тс  в нулевом состо нии, то срабатывает блок 18, С приходом сигнала по шине 14 в пульт преподавател  генерируетс  первый сигнал по шине 20, и срабатывает элемент И 19, Сигнал поступает на единичный вход триггера 10 и с приходом первого такта по шине 9 через элемент 8 записываетс  i в счетчик 7, Если код правильного ответа в элементе 2 пам ти совпадает с числом тактов, накопленным в счетчике 7, то срабатывает блок 6,счетчик 7 сбрасываетс  в О, и сигнал поступает на элемент И 11. Если в этот момент по илине 13 на элемент 11 поступает сигнал, что соответствует совпадению введенной цифры с эталоном, то в счетчик 15 записываетс  единица, а триггер 3 переходит в нулевое состо ние, триггер 10 запрещает ввод тактового сигнала по шине 9, содержимое элементов 2 пам ти и счетчика 21 сбрасываетс  Таким образом, устройство готово к вводу следующей цифры ответа , Если в момент срабатывани  блока 6 не поступает сигнал от злемента И 12, т.е. введенный ответ не совпадает с эталоннБПУ, то сигнал с триггера 3 через элемент 4, задержанный п° шине 5 вьщаетс  как сигнал Неправильньай ответ .
Устройство обеспечивает сравнение i-й цифры правильного ответа в- i-м такте по шине 20, регламентируетс  счетчиком 21 и блоком 18. Дл  последовательности (фиг.2) цифра эталон ного ответа 3 подступает на сравнение только после совпадени  состо ний счетчика 15 и 21 (состо ние . 1 ) . Если же число импульсов правильных ответов, поступивших на счетчик 15, равно его коэффициенту пересчета, то с его выхода по шине 17 снимаетс  сигнал Правильный ответ .
Таким образом, устройство дл  контрол  обучаемых позвол ет контролировать выборочный, результативный и.конструируемый ответ любой разр дности , что расшир ет его дидактические возмох ности. Устройство дл  контрол  знаний обучаемого позвол ет контролировать обучаемого в одном цикле опроса тестами, предполагающимн различные виды ответов, что повышает эффективность процесса знаний.

Claims (3)

1. Авторское свидетельство СССР по за вке № 2917301/18-24, кл. G 09 В 7/02, 1980.
2. Авторское свидетельство СССР по за вке 2910959/18-24, кл. G 09 В 7/02, 1980.
3. Авторское свидетельство СССР 61336, кл. G 09 В 7/02, 1978
(прототип).
SU813289486A 1981-05-20 1981-05-20 Устройство дл контрол знаний обучаемого SU982060A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813289486A SU982060A1 (ru) 1981-05-20 1981-05-20 Устройство дл контрол знаний обучаемого

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813289486A SU982060A1 (ru) 1981-05-20 1981-05-20 Устройство дл контрол знаний обучаемого

Publications (1)

Publication Number Publication Date
SU982060A1 true SU982060A1 (ru) 1982-12-15

Family

ID=20958505

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813289486A SU982060A1 (ru) 1981-05-20 1981-05-20 Устройство дл контрол знаний обучаемого

Country Status (1)

Country Link
SU (1) SU982060A1 (ru)

Similar Documents

Publication Publication Date Title
SU982060A1 (ru) Устройство дл контрол знаний обучаемого
US3237171A (en) Timing device
SU542192A2 (ru) Автоматический программатор временных интервалов
SU640323A1 (ru) Амплитудный анализатор
SU1376083A1 (ru) Генератор потоков случайных событий
SU1070560A1 (ru) Устройство дл моделировани сетевых графов
SU1430953A1 (ru) Генератор случайных сочетаний
SU1376096A2 (ru) Устройство дл моделировани сетевых графов
SU1193717A1 (ru) Устройство контрол совместной работы группы операторов
SU1654819A1 (ru) Генератор случайных величин
SU1587501A1 (ru) Генератор нестационарного случайного импульсного процесса
SU417793A1 (ru)
SU974394A1 (ru) Обучающее устройство
SU1203534A1 (ru) Устройство дл моделировани сетевых графов
SU651477A1 (ru) Калибратор напр жени
SU485437A1 (ru) Генератор циклов
SU802986A1 (ru) Устройство дл обучени и контрол зНАНий учАщиХС
SU1195428A1 (ru) Устройство дл формировани серий импульсов
SU1273959A2 (ru) Устройство дл моделировани веро тностного графа
SU1397936A2 (ru) Устройство дл перебора сочетаний
SU894844A1 (ru) Устройство дл формировани серии импульсов
SU474306A1 (ru) Датчик отклонени магнитного пол произвольной формы
SU1141408A1 (ru) Генератор потоков случайных событий
SU375651A1 (ru) Частотно-импульсное множительно- делительное устройство-^
SU1124285A1 (ru) Генератор потоков случайных событий