SU974394A1 - Обучающее устройство - Google Patents

Description

(5) ОБУЧАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относитс  к автоматике и вычислительной технике, в частно ти к техническим средствам обучени , и может быть использовано дл  генерации учебных заданий по разветвленной информационно-логической модели курса.

Известно устройство, содержащее св занные соответствующим образом пульт преподавател , блок отсчета времени, блоки технических средств обучени , пульты обучаемых, блок определени  средней оценки, задатчик времени, блок делени , блок перемножени , блок индикации, блок коррекции учебного процесса СОИзвестно также обучающее устройст- во, содержащее св занные соответствующим образом блок ввода учебной информации , блок вывода учебной информации , блок управлени , генератор тестов, -генератор случайных чисел, формирователь управл ющих сигналов,

регистры, блоки пам ти, дешифратор, блок сравнени , коммутатор 2.

Однако эти устройства имеют ограниченные дидактические возможности .

Наиболее близким к предлагаемому  вл етс  обучающее устройство, содержащее св занные соответствующим образом блок ввода, регистры ответа и номера обучаемого, триггер готовности , четыре блока пам ти, блок пам ти заданий, два блока элементов ИЛИ, два блока элементов И, формирователь кодов, блок индикации, блок инверторов t З.

Недостатком этого устройства  вл етс  возможность генерации учебных заданий курса имеющего линейно-последовательную информационно-логическую структуру. Однако при генерации заданий реальных курсов, последние зачастую имеют разветвленную информационно-логическую структуру.

Цель изобретени  - расширение дидактических возможностей устройства за счет генерации оптимального учебного задани  по разветвленной информационно-логической структуре курса.

.Указанна  цель достигаетс  тем, что в обучающее устройство, содержащее последовательно соединенные пульт обучаемого, триггер, первый счетчик первый блок пам ти и узел фиксации нулевого кода, выход которого соединен со входом пульта обучаемого, второй выход которого подключен ко входу второго блока пам ти; блок индикации, вход которого соединен с . выходом третьего блока пам ти, подключенным ко второму входу первого блока пам ти, блок сравнени , второй и третий счетчики, дешифратор, два блока элементов И и первый элемент ИЛИ. введены формирователь кодов, формирователь импульсов и первый элемент задержки, выход которого соединен с первым входом первого элемента ИЛИ, а вход - с первым выходом блока сравнени , соединенным с первым входом третьего блока пам ти, второй вход которого подключен к первому выходу второго счетчика, соецинениому с первыми входами блока сравнени  и формировател  кодов, второй третий, и четвертый входы которого

подключены соответственно к 1зь1ходам первого и второго блоков пам ти и третьего счетчика, а выход к первым входам первого и второго блоков элементов И, вторые входы которых соединены соответственно с первым и аторым выхрдами триггера, а выходы соответственно со входом деш1- фратора и с первым входом третьего счетчика, второй вход которого подключен к первому выходу формировател  импульсов, второй выход которого соединен со вторым входом первого счетчика, а вход - с третьим выходом пульта обучаемого , второй выход триггера подключен к первому входу второго счетчика , выход которого соединен со вто рым входом триггера, а второй вход с выходом первого элемента ИЛИ, второй вход которого подключен ко второму выходу блока сравнени , а третий вход - к первому выходу дешифратора , второй выход которого соединен со вторым входом блока сравнени 

Формирователь кодов содержит блок элементов ИЛИ и последовательно включенные первый коммутатор, блоки элементов ИЛИ группы, первый регистр и второй коммутатор, выход которого  вл етс  выходом формировател , а второй вход через блок элементов ИЛИ соединен с первым и вторым входами формировател , вторые входы

блоков элементов ИЛИ группы  вл ютс  третьим входом формировател , первый и второй входы первого коммутатора  вл ютс  вторым и четвертым входами формировател  соответственно.

Формирователь импульсов содержит последовательно соединенные второй элемент задержки, третий элемент задерЛки и второй элемент ИЛИ, второй вход и выход которого  вл ютс  соответственно входом и вторым выходом формировател , выход второго элемента задержки  вл етс  первым выходом формировател  .

Блок сравнени  содержит последовательно соединенные второй регистр, первый узел элементов И, третий регистр и второй узел элементов И, второй вход которого подключен к выходу второго регистра, первый вход ,

которого  вл етс  первым входом

блока, третий вход второго узла элементов И  вл етс  вторым входом блока , первый и второй выходы второго узла элементов И  вл ютс  первым и

вторым выходами блока, второй вход первого узла элементов И соединен с первым выходом второго узла элементов И,

Третий блок пам ти содержит последовательно включенные третий узел элементов И и четвертый регистр, выход которого  вл етс  выходом блока, первый и второй входы третьего узла элементов И  вл ютс  соответственно

первым и вторым входами блока.

На чертеже приведена блок-схема устройства.

Claims (2)

1. Обучающее устройство содержит . пульт 1 обучаемого, триггер 2, элемент ИЛИ 3, блок пам ти, блоки 5 элементов ИЛИ, коммутатор 6, регистр 7, коммутатор 8, блок 9 элементов 11ЛИ, блоки 10 и П элементов И, счетчики 12-14, дешифратор 15, элемент ИЛИ 1б второй узел 17 элементов И, узлы 18 и 19 элементов И, элемент 20 задержки , регистры 21-23, блок 2k индикации , блок 25 пам ти, узел 26 фиксации нулевого кода, элементы 27 и 28 задержки. Блок 5,коммутатор 6, ре- гистр 7, коммутатор 8 и блок 9 объединены в формирователь 29 кодов,.узлы 17 и 18 и регистры 21 и 22 - в блок 30 сравнени , узел 19 и регистр 23 - в блок 31 пам ти, а элементы 3, 27 и 28 - в формирователь 32 импульсов . Перед началом работы устройства в блоки и 25 и на регистр 21 заноситс  Снапример,из центральной вычис лительной машины) информаци  о струк туре учебного курса и об изученности пон тий курса каждым обучаемым, регистры 7, 22 и 23 обнул ютс . В блоке k хран тс  коды изученности каждо го пон ти  учебного курса каждым обу чаемым, причем указанный код равен увеличенному на единицу числу неизученных обучаемым пон тий, непосредственно предшествующих данному. В случае, когда все пон ти , непосредственно предшествующие данному изуче ны, указанный код равен единице , а когда изучено и само данное пон тиенулю . В блоке 25 хранитс  информаци  о структуре учебного курса в виде со вокупности списков пон тий непосредственно следующего за данным так,чт код, подаваемый на первый адресный вход блока 25 и  вл ющийс  номером пон ти , определ ет номер списка, а код, подаваемый на второй адресный вход, определ ет номер элемента в выбранном списке. На регистре 21 хра н тс  коды важности пон тий курса, т.е. коды числа зависимых от данного пон ти . Устройство работает следующим образом . С Пульта 1 на адресный вход блока Ц поступает номер обучаемого, считанные по которому коды изученности пон тий курса через группу блоков 5 считываютс  на регистр 7- Поступаемым с пульта 1 сигналом триггер 2 ус танавливаетс  в единичное состо ние, выдава  сигнал установки в ноль счет чика 1, открыва  блок 11 и снима  сигнал установки в ноль с управл ющего входа счетчика 12. Кодом, снимаемым с выходом последнего и подаваемым через блок 9 на управл ющие входы коммутатора 8, последовательно с выхода коммутатора 8 снимаютс  код изученности пон тий, которые через блок 11 поступают на дешифратор 15Если код изученности пон ти  не равен единице, т.е. в случае, когда пон тие уже изучено или не может быть изучено по причине неизученности предшествующих пон тий, дешифратором 15 формируютс  сигналы, которые, пройд  через элемент ИЛИ 16 подаютс  на счетный вход счетчика 12. В случае, если код изученности пон ти  равен единице, дешифратором 15 выдаетс  разрешающий сигнал на узел 17, по которому производитс  сравнение кода важности пон ти , считанного из регистра 21 и содержимого регистра 22, в случае, когда код, считанный из регистра 21, больше считанного из регистра 22, узлом 17 формируетс  сигнал, разрешающий запись через узел 18 кода, считанного с регистра 21 на регистр 22 и через узел 19 У кода счетчика 12 на регистр 22 и через узел 19 У кода счетчика 12 на регистр 23- Этот же СИ1- нал, задержанный элементом 20, поступает через элемент ИЛИ 16 на счетный вход счетчика 12. При невыполнении указанного услови  узлом 17 формируетс  сигнал, поступающий через элемент ИЛИ 16 на счетный вход счетчика 12. В результате описанной процедуры , когда все пон ти  курса обработаны указанным образом и счетчик 12 выдает сигнал переполнени , на регистре 23 записываетс  номер пон ти  максимальной важности, подлежащий изучению. Указанный номер поступает в блок 2k, которым предъ вл етс  обучаемому содержание выбранного пон ти . Одновременно номер выбранного дл  изучени  пон ти  поступает на первый адресный вход блока 25Сигналом переполнени  счетчика 12 триггер 2 сбрасываетс  в нуль, выдава  сигнал на сброс в нуль счетчика 12, открыва  блок 10 и снима  сигнал сброса в нуль с управл ющих входов счетчика 1. Кодом, снимаемым с выходом последнего по окончат НИИ цикла обучени , т.е. по выдаче с пульта 1 обучаемого сигнала на элемент ИЛИ 3, из блока 25 последовательно считываютс  номера пон тий , следующие за изученным. Указанные номера, поступа  через блок 9 элементов ИЛИ на управл ющие входы коммутатора 8, вызывают считывание из регистра 7 через коммутатор 8, блок 10 на счетчик 13 кода изученности пон ти , номер которого считан с блока 25. Сигналом с выхода элемента ИЛИ 3. задержанным элементом 27, содержимое счетчика 13 уменьшаетс  на единицу и через коммутатор 6, на управл ющий вход которого подаетс  код с выхода блока 25, записываетс  через группу блоков 5 на регистр 7- Таким образом, производитс  коррекци  кодов изученности пон тий, следующих за изученным . Когда все такие пон ти  пер браны, с выходов блока 25 считывает с  нулевой код и узлом 26 формирует с  сигнал на пУльт обучаемого об окончании цикла Коррекции. Устройст во готово к выдаче задани  на изуче ние следующего пон ти  курса. Таким образом, предлагаемое устройство позвол ет генерировать опти мальную дозу изучаемого материала п разветвленной информационно-логичес модели курса. Формула изобретени  1. Обучающее устройство, содержа ее последовательно соединенные пул ооучаемого, триггер, первый счетчик первый блок пам ти и узел фиксации левого кода, выход которого соедине :.о входом пульта обучаемого, второй ;.1ход которого подключен ко входу йтсрого блока пам ти, блок индикаци ii/од которого соединен с выходом ре; ьего блока пам ти, подключенным :; .бторсму входу первого блока пам  ;; блок сравнени , второй и третий счетч гки, дешифратор, два блока эле Mei-rros И и первый элемент. ИЛИ, от личающеес  тем, что, с целью расширени  дидактических возможностей устройства, в него введены формирователь кодов, формирователь и пульсов и первый элемент задержки, выход которого соединен с первым входом первого элемента ИЛИ, а вход с первым выходом блока сравнени , соединенным с первым входом третьего блока пам ти, второй вход которого подключен к первому выходу второго счетчика, соединенному с первыми входами блока сравнени  и формировател  кодов, второй, третий и четвертый входы которого подключены соответственно к выходам первого и второго блоков пам ти и третьего «8 счетчика, а выход - к первым входам первого и второго блоков элементов И, вторые входы которых соединены соответственно с первым и вторым выходами триггера, а выходы - соответственно со входом дешифратора и с первым входом третьего счетчика, второй вход которого подключен к первому выходу формировател  импульсов, второй выход которого соединен со вторым входом первого счетчика, а вход - с третьим выходом пульта обучаемого , второй выход триггера подключен к первому входу второго счетчика , выход которого соединен со вторым входом триггера, а второй вход с выходом первого элемента ИЛИ, второй ВХОД которого подключен ко второму выходу блока сравнени , а третий вход - к первому выходу дешифратора , второй выход которого соединен со вторым входом блока сравнени . 2. Устройство по п.1, о т л и чающеес  тем, что в нем формирователь кодов содержит блок элементов ИЛИ и последовательно включенные первый коммутатор, блоки элементов ИЛИ группы, первый регистр и второй коммутатор, выход которого  вл етс  выходом формировател , а второй вход через блок элементов ИЛИ соединен с первым и вторым входами формировател , вторые входы блоков элементов ИЛИ группы  вл ютс  третьим входом формировател , первый и второй входы первого коммутатора  вл ютс  вторым и четвертым входами формировател  соответственно. 3- Устройство по п.1, о т л и чающеес  тем, что в нем формирователь импульсов содержит последовательно соединенные второй элемент задержки, третий элемент задерж-t. ки и второй элемент ИЛИ, второй вход и выход которого  вл ютс  соответственно входом и вторым выходом формировател , выход второго элемента задержки  вл етс  первым выходом формировател  . k. Устройство по п.1, о т л и ч аю 1Д е е с   тем, что в нем блок сравнени  содержит последовательно соединенные второй регистр, первый узел элементов И, третий регистр и второй узел элементов И, второй вход которого подключен к выходу второго регистра, первый вход которого  вл етс  первым входом блока, третий вход второго узла элементов И л етс  вторым входом блока, первый второй выходы второго узла элементов И  вл ютс  первым и вторым выходами блока, второй вход первого узла элементов И соединен с первым выходом второго узла элементов И. 5. Устройство по п,1, о т л и чающеес  тем, что в нем третий блок пам ти содержит послет довательно включенные третий узел элементов М и четвертый регистр, вы 10 ХОД которого  вл етс  выходом блока первый и второй входы третьего узла элементов И  вл ютс  соответственно первым и вторым входами блока. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР Н 35«««5, кл. G 09 В 7/00, 1970.
2. 2.Авторское свидетельство СССР , кл. G 09 В 7/02, IRSO.3 .Авторское свидетельство СССР по за вке V 2828170/18-2, кл. G 09 В 7/02, 1970 (прототип).