SU851450A1 - Устройство дл контрол знаний обучаемых - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗНАНИЙ ОБУЧАЕМЫХ

I

Изобретение относитс  к автоматике и вычислительной технике, в частности к обучающим системам, построенным на базе вычислительных машин, и предназначено дл  контрол  знаний учащихс  в различных учебнь1х заведени х.

Известно устройство, содержащее св занные соответствующим образом вычислительную мащину, коммутатор пультов, пульт преподавател , пульты обучаемых, блок пам ти, блок переключени  зон пам ти , блок выдачи информации, блок приема информации, блок обращени  к вычислительной мащине, блок распределени  зон пам ти , блок приоритетного обращени  к выбранному пульту, блок выработки сигнала тревоги 11 .

Недостатками этого устройства  вл ютс  ограниченные дидактические возможности и наличие механических узлов, снижающих надежность и увеличивающих уровень шума в учебном классе.

Известное также устройство, содержащее пульты учащихс , подключенные через блок управлени  к ЭВМ, соединенной с одними входами блока пам ти учебной информации , блок элементов ИЛИ и генератор, соединенный через последовательно включенные пульты учащихс  с другими входатми блока пам ти учебной информации и блока элементов ИЛИ, подключенного к третьим входам блока пам ти учебной информации, выход которого соединен с генератором, подключенным к пультам учащихс  2.

Недостаток известного устройства - ограниченные дидактические возможности.

Наиболее близким к предлагаемому  вл етс  устройство дл  контрол  знаний обуfQ чаемых, содержащее св занные соответствующим образом ЭВМ, коммутатор пульта учащихс , счетчик адреса, генератор импульсов , пульты учащихс  3.

Устройство позвол ет сократить аппаратные затраты при реализации пультов учащихс , однако имеет ограниченные дидактические возможности из-за строго установленного пор дка распределени  вариантов учебнь1х заданий.

Цель изобретени  - повыщение точности устройства за счет формировани  учебных заданий по случайному закону.

Указанна  цель достигаетс  тем, что в устройство дл  контрол  знаний обучаемых, содержащее пульты обучаемых, соединенные

первыми входами с выходами коммутатора, а первыми выходами - со входами блока элемейтов ИЛИ, выход которого подключен к первому входу блока программного управлени , соединенного вторым входом с выходом блока управлени  прерывани ми , а выходами - со вторыми входами пультов обучаемых, генератор импульсов, подключенный выходом к первому входу элемента И, ко второму входу которого подключен выход элемента ИЛИ-НЕ, введены два регистра и последовательно включенные .блок элементов И, дешифратор адресов и распределитель кодов, соединенный первым выходом с первым входом коммутатора , вторым выходом - с первым входом блока управлени  прерывани ми и с третьим входом блока программного управлени , третьим выходом - со вторым входом блока управлени  прерывани ми и с первым входом первого регистра, первым входом - с выходом первого регистра, вторым входом - с выходом дешифратора адресов, соединенным также с третьим входом блока управлени  прерывани ми и с четвертым входом блока программного управлени , подключенного выходами ко второму входу первого регистра и ко входу второго регистра , выход которого соединен со вторым входом коммутатора, вторые выходы пультов обучаемых подключены ко вторым входам блока элементов И, соединенного выходами с соответствующими входами элемента ИЛИ-НЕ.

Распределитель кодов содержит формирователь импульсов, блок пам ти номера пульта, блок сравнени , два блока совпадени , элемент ИЛИ, третий регистр, формирователь случайных кодов и реверсивный счетчик , соединенный первым входом с первым выходом блока сравнени , вторым входомс первым выходом первого блока совпадени , третьим входом - с выходом элемента ИЛИ, а выходом - с первым входом первого блока совпадени , второй вход которого подключен к одному из первых входов распределител , третий вход - ко второрлу выходу блока сравнени , а выход - к первому входу формировател  случайных кодов, соединенного вторым входом с первым выходом блока сравнени , третьим входом - с другим из первых входов распределител , а выходом - со входом третьего регистра и входом элемента ИЛИ, выход V которого подключен к первому входу блока сравнени  второй вход которого соединен с выходом третьего регистра, подключенным к первому входу второго блока совпадени , соединенного выходом с первым выходом распределител  и первым входом блока пам ти номера пульта, а вторым входом - со вторым выходом блока сравнени , третий вход которого подключен к первому вы-ходу блока пам ти номера пульта, второй выход которого через формирователь импульсов

соединен со вторым выходом распределител , второй выход блока пам ти номера пульта подключен ко второму входу распределител , первый выход первого блока совпадени   вл етс  третьим выходом распределител .

На фиг. 1 изображено устройство дл  контрол  знаний обучаемого, а также пульт учащегос ; на фиг. 2 - распределитель кодов .

Устройство дл  контрол  знаний обучаемых состоит из пультов 1 обучаемых, в состав которых вход т: регистр 2 -номера пульта, соединенный с блоком 3 совпадени , выход которого через блок 4 элементов И подключен к блоку 5 буферной пам ти, св занному с индикаторной панелью 6, триггером 7 готовности, регистром 2 и блоком 8 элементов ИЛИ, выход которого подключен к блоку 9 программного управлени . Второй вход триггера 7 подключен к блоку 10 ввода ответов, соединенному с блоком 5, а выходы триггеров 7 всех пультов 1 подсоединены к блоку 11 элементов И, вторые входы которого подключены к параллельным выходам сдвигающего регистра 12, вход которого подсоединен к элементу И 13, св занному с генератором 14 импульсов и элементом ИЛИ.-НЕ 15, входы которого подсоединены к блоку 11 элементов И, выходы которого подключены также к блокам 5 пультов 1 и к дешифратору 16 адресов, выход которого подключен к блоку 9, и. через шину 17 - к распределителю 18 кодов, а также к блоку 19 управлени  прерывани ми, соединенному с блоком 9. Первый выход блока 9 подключен к регистру 20, соединенному с коммутатором 21, выходы которого подключены к регистрам 2. Второй выход блока 9 св зан с регистром 22, выходы которого через ш-ины 23 и 24 подключены к распределителю 18, соединенному шиной 25 с коммутатором 21, а шиной 26 - с блоком 19 и регистром 22, и шиной 27 - с блоком 9 и блоком 19. Выходы блока 9 св заны с блоками 3 и 4 всех пультов 1.

Схема распределител  18 кодов содержит формирователь 28 случайных кодов, вход которого подсоединен шиной 24 к регистру 22, а выходы св заны с регистром 29 и элементом ИЛИ 30, подключенным к блоку 31 сравнени  и к реверсивно.у счетчику 32, управл ющий вход которого св зан с шиной 26. Выходы регистра 29 подключены к блоку 31 и блоку 33 совпадени , подключенному шиной 25 к коммутатору 21, а также св занному с первым входом блока 34 пам ти номера пульта. Блок 31 входами св зан с блоком 34, а первым выходом подключен к блокам 33 и 35. Блок 35 св зан с формирователем 28; шиной 26 - с блоком 19 и регистром 22, шиной 23 - с регистром 22 (информационна  часть) и шиной 24 - с маркерным разр дом регистра 22. Выход блока 31 подключен ко входу

формировател  28 и входу реверсивного счетчика 32, выходом соединенного с блоком 35. Вход блока 34 подключен шиной 17 к дешифратору 16 адресов, а выход блока 34 св зан со схемой определени  нул  формировател  36 импульсов, выход которого подключен шиной 27 к блоку 9 и блоку 19.

Устройство работает следуюшим образом .

В начале цикла обучени  блок 9 вызывает программу, согласно которой в канал св зи выдаетс  текушее значение номера варианта и заданное по программе число пультов 1. Эти значени  по соответствуюшим шинам поступают в регистр 20 (текуш ,его варианта) и регистр 22 (числа пультов ) , причем в последний разр д регистра 22 поступает маркерна  единица, запускающа  распределитель 18. Этот еигнал через шину 24 запускает формирователь 28, выполненный в виде схемы коммутаций линий задержки , св занных с генератором импульсов и счетчиком (не показаны). Разр дность формиру емого числа обеспечивает получение всех возможных адресов пультов 1. Снимаемое с формировател  28 число поступает в регистр 29 и через элемент ИЛИ 30 в виде импульса - на пр мой вход реверсивного счетчика 32. Этот же импульс запускает схему сравнени  блока 31, обеспечивающую сравнение номера пульта 1, прин того регистром 29, с значени ми номеров пультов учащихс , хран щихс  в блоке 34. Если данное значение номера до этого не было получено, то блок 31 разрешает выдачу кода с регистра 29 на шины записи блока 34 и через щину 25 в коммутатор 21, на другой вход которого код поступает с регистра 20. В результате, в заданный пульт I, а именно в его регистр 2, записываетс  текущий номер варианта. Импульс, открывший-блок 33, запускает также блок 35, который сравнивает число, поступающее по щине 23 и записанное в регистре 22 с содержимым реверсивного счетчика 32. Если равенство не установлено, то блок 35 выдает разрешение на запуск формировател  28, и операци  повтор етс . Если блок 31 обнаруживает, что число в регистре 29 повтор ет один из номеров, хран щихс  в блоке 34, то с его выхода снимаетс  сигнал по шине, св занной с обратным входом реверсивного счетчика 32 и входом запуска формировател  28. В итоге, содержимое счетчика 32 уменьшаетс  на единицу, а формирователь 28 генерирует новое число.

Приведенные выше операции продолжаютс  до. момента совпадени  содержимого реверсивного счетчика 32 и регистра 22. В блок 19 с блока 35 снимаетс  сигнал по шине 26, поступающий также на сброс реверсивного счетчика 32. Происходит прерывание работы блока 9, согласно которому последний возвращаетс  к обучаемой программе , и если режим распределител  вариатов не закончен, выдает в регистр 20 и регистр 22 новые значени .

Если каждому пульту 1 присвоен номер варианта задани , то после очередного прерывани  блок 9 переходит к режиму выдачи заданий, причем задани  выдаютс  последовательным потоком не дл  количества пультов, а дл  количества вариантов. Дл  этого, по одной шине блока 9 во Bte блоки 3 пультов 1 выдаетс  номер варианта, а по другой (по-байтно, так что последний разр д не содержит маркерной единицы, чем обеспечиваетс  отключение распределител  18), содержание задани , поступаюшее на первый вход блока 4 всех пультов 1. Если значение переднего по первой шине

S блока 9 совпало со значением, хран щимс  в регистре 2 данного пульта 1, то с выхода блока 3 поступает разрещающий сигнал в блок 4, через который задание записываетс  в блок 5, с выхода которого оно поступает на индикаторную панель 6. После выполнени  задани  учащийс  вводит ответы на контрольные вопросы, сопровождающие задание, с помощью блока 10. Ответы записываютс  в блок 5 на место задани  и индицируютс  панелью 6. Заверщив операции ввода ответов, учащийс  набирает номер своего пульта, записывающийс  в отдельную  чейку блока 5, что сопровождаетсй выдачей сигнала на взведение триггера 7.

Опрос пультов 1 протекает следующим

0 образом.

Генератор 14 формирует последовательность импульсов, поступающую через открытый элемент И 13 на вход регистра 12, в котором при включении устройства записываетс  единица. Единичный сигнал с выходов регистра 12 последовательно поступает на элементы И 11, каждый из которых соединен с выходом своего триггера 7. При совпадении сигнала с регистра 12 и триггера 7 с соответствующим элементом И 11 поступает сигнал, который через элемент

ИЛИ-НЕ 15 запрещает поступление на регистр 12 тактовых импульсов, и разрешает считывание информации с соответствующего блока 5, а также поступает в дещифратор 16. С дешифратора 16 значение

5 номера пульта 1 поступает в блок 9 и блок 19, а также по шине 17 - в блок 34, чем вызываетс  стирание данного номера. Блок 19 останавливает выполнение в блоке 9 фоновой программы. Блок 9 принимает по адресу пульта 1 информацию из блока

0 5 через блок 8. Последним из блока 5 очередного пульта 1 считываетс  номер данного пульта, который поступает в блок 9, а также по отдельной шине - в регистр 2 и на инверсный вход триггера 7. В результате , в регистре 2 данного пульта 1 записываетс  номер этого пульта (или его адрес ), а триггер 7 сбрасываетс , чем обеспечиваетс  продолжение опроса остальных

пультов 1 по пор дку, а также сн тие сигнала прерывани  с входа блока 9.

Опрос пультов 1 продолжаетс  либо до момента прерывани  от блока 6 (сброс всех узлов и блоков класса), либо до момента , когда все учащиес  ответ т на задание . Это обеспечиваетс  фиксацией нулевого состо ни  блока 34 распределител  8 с помощью схем обнаружени  нул  формировател  36, сигнал с которого поступает по шине 27 на информационный вход блока 9 и в блок 19. Блок 9 переходит на работу в режиме выдачи результатов по выполненным задани м. Дл  этого по одной выходной шине блока 9 формируетс  номер пульта 1, а по другой - выдаетс  сообщение о качестве выполненного задани . Информаци  по первой шине сравниваетс  со значени ми , записанными в регистре 2 и при совпадении - разрешаетс  запись в соответствующий блок 5 сообщени , поступающего по второй выходной шине блока 9. Сообщение выводитс  обучаемому на индикаторную панель 6.

В зависимости от сложности обучающей программы, блок 9 может либо прерывать цикл обучени , либо перейти в диалоговый режим работы. Причем прерывание, поступающее непрерывно со схемы обнаружени  нул  формировател  36, будет поддерживать посто нную работу блока 9 по обучающей программе. Опрос пультов 1 производитс  также, как описано выше, а запись информации в пульты 1 проводитс  по номеру пульта.

В данном режиме инициатива прерывани  цикла обучени  принадлежит блоку 9 (окончание работы достигаетс  сбросом всех узлов в нулевое состо ние или отключением класса).

Предлагаемое устройство позвол ет повысить объективность и точность контрол  знаний за счет случайного распределени  вариантов учебных заданий. Кроме того, предварительное назначение вариантов позвол ет снизить врем  передачи из блока 9 информации об учебных процессах в пульты 1, что достигаетс  за счет одновременного , обращени  к нескольким пультам, выполн ющим одинаковый вариант. Такой режим св зи позвол ет также упростить программное обеспечение блока 9, в котором не будет блоков, ориентированных на анализ соответстви  заданного варианта определенному номеру пульта учащегос , и позволит выдавать задани  потоком, счита  их последовательно из пам ти блока 9.

Claims (3)

1. Устройство дл  ,контрол  знаний обучаемых , содержащее пульты обучаемых, соединенные первыми входами с выходами коммутатора , а первыми выходами - со входами блока элементов ИЛИ, выход которого подключен к первому входу блока программнего управлени , соединенного вторым входом с выходом блока управлени  прерывани ми , а входами - со вторыми входами пультов обучаемых, генератор импульсов, подключенный выходом к первому входу элемента И, ко второму входу которого подключен выход элемента ИЛИ-НЕ, отличающеес  тем, что, с целью повышени  точности устройства за счет формировани  учебных заданий по случайному закону, оно содержит два регистра и последовательно включенные блок элементов И, дещифратор адресов и распределитель кодов, соединенный первым выходом с первым входом коммутатора , вторым выходом - с первым входом блока управлени  прерывани ми и с третьим

входом блока программного управлени , третьим выходом - со вторым входом блока управлени  прерывани ми и с первым входом первого регистра, первым входом - с выходом первого регистра, вторым входом - с выходом дешифратора адресов,

0 соединенным также с третьим входом блока управлени  прерывани ми и с четвертым входом блока программного управлени , подключенного выходами ко второму входу первого регистра и ко входу второго регистра , выход которого соединен со вторым входом коммутатора, вторые выходы пультов обучаемых подключены ко вторым входам блока элементов И, соединенного выходами с соответствующими входами элемента ИЛИ-НЕ.

0 2. Устройство по п. 1, отличающеес  тем, что распределитель кодов содержит формирователь импульсов, блок пам ти номера пульта, блок сравнени , два блока совпадени , элемент ИЛИ, третий регистр, формирователь случайных кодов и реверсивный счетчик, соединенный первым входом с первым выходом блока сравнени , вторым входом - с первым выходом первого блока совпадени , третьим входом - с выходом элемента ИЛИ, а выходом - с первым входом первого блока совпадени , второй вход которого подключен к одному из первых входов распределител , третий вход - ко второму выходу блока сравнени , а выход - к первому входу формировател  случайных кодов, соединенного вторым

5 входом 1C первым выходом блока сравнени , третьим входом - с другим из первых входов распределител , а выходом - со входом третьего регистра и входом элемента ИЛИ, выход которого подключен к первому входу блока сравнени , второй вход которого соединен с выходом третьего регистра, подключенным к первому входу второго блока совпадени , соединенного выходом с пе.рвым выходом распределител  и первым входом блока пам ти номера пульта, а вторым входом - со вторым выходом блока сравнени ,третий вход которого подключен к первому выходу блока пам ти номера пульта , второй выход которого через формирователь импульсов соединен со вторым выходом распределител , второй вход блока пам ти номера пульта подключен ко второму входу распределител , первый выход первого блока совпадени   вл етс  третьим выходом распределител .

Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР № 47834Э, кл. G 09 В 7/02, 1973.

2.Авторское свидетельство СССР по за вке № 2574854/24, кл. G 09 В 7/02, 1978.

3.Авторское свидетельствоСССР по за вке № 2667054/24, кл. G 09 В 7/07, 10.04.79 (прототип).

/7 0/7