SU955170A1 - Обучающее устройство - Google Patents

Description

(5) ОБУЧАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относитс  к области автоматики и может быть использовано при организации программированного обучени  в различных учебных заведени х .

Известно устройство дл  автоматизированного контрол  знаний учащихс , содержащее пульты учащихс , коммутаторы , блоки пам ти, распределитель , блок эталонных ответов, блок Q анализа, формирователь кода ответов, блоки считывани  верных и ложных ответов , делитель частоты, генератор импульсов , коммутатор программ, коммутатор опроса и вычислительную маши- jj ну 1.Недостаток известного устройства заключаетс  в сложности его конструкции , а также в необходимости перестройки программы опроса в случае из-го менени  числа пультов учащихс  в процессе обучени .

Наиболее близким техническим решением к предлагаемому  вл етс  обучающее устройство, которое содержит пульты учащихс , коммутатор, блоки анализа, блок пам ти, пульт преподавател , блок вывода, блок анализа методик, блок анализа гестов и блок формировани  билетов 23.

Недостатком известного устройства  вл етс  низкое быстродействие, обусловленное последовательным опросом всех имеющихс  в наличии пультов учащихс  без учета числа задействованных пультов, их исправности или неисправности , готовности к ответу учащихс .

Цель изобретени  - повышение быстроде (1стви  устройства.

Claims (2)

1. Поставленна  цель достигаетс  тем, что в устройство, содержащее последовательно соединенные пульты учащихс , коммутатор и блок сравнени , подключенный к блоку пам ти и пульт преподавател , соединенный с блоком оценки, введены первый и второй регистры, 1дополнительный коммутатор, блок задержки , элемент ИЛИ, генератор импул сов и первый и второй блоки элементов И, причем первые входы первого регистра подключены к пультам учащих с , а выходы через последовательно соединенные элемент ИЛИ и генератор импульсов - к вторым входам первого блока элементов И, выходы которого соединены с вторыми входами первого регистра, подключенного через дополнительный коммутатор к входам блока задержки, выходы которого соединены с блоком пам ти, с коммутатором, с Первыми входами первого блока элемен VoB И и с первыми входами второго бл ка элементов И, вторые входы которого подключены к выходу блока сравнени , а вь1ходы соединены через второй регистр к блоку оценки. На чертеже приведена схема предла устройства. Обучащее устройство содержит блок 1 пам ти, блок 2 сравнени , коммутатор 3, пульты k учащихс , первый регистр 5. элемент ИЛИ 6, генератор 7 импульсов, Д полнительный коммутатор 8, блок 9 задержки, первый блок 10 элементов И второй блок 11 элементов И, второй регистр 12, блок 13 оценки, пульт 1 преподавател . Коммутатор 8 представл ет сЭэбой логическое устройство и обеспечивает приоритетный опрос входных сигналов таким образом, что, например, сигнал первым поступающий на данный вход, блокирует на врем  своего действи  все сигналы, поступившие позже его, но действующие затем одновременно с ним на всех предыдущих и последу|5щих по отношению к данному входах. Дл  одновременно поступивших сигналов приоритет на выход всегда получает сначала сигнал, действующий на преды щем входе по отношению к сигналам на последующих входах. По окончании действи  сигнала с большим приоритетом разрешение на выход получает сигнал со следующего по приоритету входа блока приоритета. Таким образо коммутатор 8 независимо от числа вхо ных сигналов формирует выходной сиг нал только на одном из своих выходов соответствующем входу большего приор тета. Устройство работает следующим образом . С пульта 14 преподавател  выдаетс задание и отсПп ывзетс  врем  решени задач у-1а111ими;  путрм подачи вреен-ных сигналов в блок 13 оценки. По мере решени  поставленных задач от каждого пульта учащихс  поступают коды ответов на соответствующие входы коммутатора 3 и сигналы готовности - на единичные входы соответствующих разр дов регистра 5. Зти разр ды устанавливаютс  в единичные состо ни . Сигналы с выходов сработанных разр дов регистра 5 через элемент ИЛИ 6 включают генератор импульсов 7, а также подаютс  на входы коммутатора 8. Коммутатор 8 формирует сигнал только на одном из своих выходов, соответствующем входу с большим приоритетом. Этот сигнал через блок 9 .задержки подаетс  на первые входы первого и второго блоков элементов И, на управл ющий вход коммутатора 3 и вход блока 1 пам ти, БЛОК 1 пам ти хранит коды ответов на поставленные перед учащимис  вопросы . При подаче сигнала на соответствующий вход блока 1 пам ти на его выходах формируетс  эталонный код ответа , соответствующий данному опрашиваемому по приоритету пульту А, который поступает на первые входы блока 2 сравнени . Одновременно при подаче сигнала на соответствующий управл ющий вход коммутатора 3 кодовые выходы данного опрашиваемого пульта k подключаютс  к вторым входам блока 2 сравнени , в котором сравниваютс  эталонный код и код ответа учащегос . При совпадении этих кодов блок 2 сравнени  формирует сигнал, который открывает соответствующий элемент И второго блока 11 элементов И и устанавливает в единичное состо ние соответствующий разр д регистра 12, в котором фиксируютс  правильные ответы учащихс . Сигналы с выходов регистра 12 подаютс  в блок 13 оценки. По окончании операции сравнени  и записи результатов сравнени  в блок 13 оценки формируетс  импульс на выходе генератора 7 импульсов. Период импульсов генератора 7 превышает врем  выполнени  указанных операций. Импульс генератора 7 подаетс  на вторые входы блока 10 элементов И, но открывает только соответствующий элемент И, на первый вход которого подан сигнал с выхода коммутатора 8. Сигнал с выхода открытого элемента И блока 10 сбрасывает в нулевое состо ние соответствующий разр д регистра 5. При этом приоритет на выход а коммутаторе 8 получает сигнал с вы59 хода следующего сработанного разр да регистра 5, т.е. со следующего . готового к ответу пульта учащегос , который с задержкой, определ емой блоком 9 задержки и учитывающей врем  переходных процессов -в устройстве , управл ет блоком 1.пам ти, комму татором 3i блоками 10 и 11 элементов И, и опксанный выше процесс повтор етс . По окончании опроса всех сработанных разр дов регистра S, т.е. всех учащихс , выполнивших зада ние, регистр 5 обнул етс , генератор 7 импульсов отключаетс , а в регистре 12 в единичные состо ни  уста навливаютс  разр ды, соответствующие правильным ответам учащихс . В блоке 13 оценки с учетом времени и правильности решени  по соответствующим шкалам формируютс  оценки учащихс . Таким образом, в обучающем устрой стве производитс  приоритетный опрос ТОЛЬКО пультов учащихс , готовых к ответу, исключа  незадействованные или неисправные пульты, что сокращае врем  опроса и повышает быстродействие устройства. Формула изобретени  Обучающее устройство, содержащее последовательно соединенные пульты учащихс , коммутатор и блок сравне0 ни , подключенный к блоку пам ти, и пульт преподавател , соединенный с блоком оценки,отличающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит первый и второй регистры, дополнительный коммутатор, блок задержки, элемент ИЛИ, генератор импульсов и первый и втof)oй блоки элементов И, причем первые входы первого регистра подключены к пультам учащихс ,а выходы через последовательно соединенные элемент ИЛИ и генератор импульсов - к вторым входам первого блока элементов И, выходы которого соединены с вторыми входами первого регистра, подключенного через дополнительный коммутатор к входам блока задержки, выходы которого соединены с блоком пам ти, с коммутатором, с первыми входами первого блока элементов И и с первыми входами второго блока элементов И, вторые входы которого подключены к выходу блока сравнени , а выходы подсоединены через второй регистр к блоку оценки. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № , кл. G 09 В 7/02, 1979.
2. 2.Авторское свидетельство СССР № 699538, кл. G 09 В 7/07, 1979 (прототип).