SU907570A1 - Устройство дл обучени - Google Patents

Description

}

Изобретение относитс  к автоматике и вычислительной технике, в частности к обучающим машинам, и может быть использовано в качестве устройства дл  генерации тестов, предназначенных дл  контрол  знаний в учебных заведени х по различным дисциплинам .

Известно устройство дл  обучени , содержащее блок ввода учебной информации , блок управлени , блок пам ти ответов, блок вьюода учебной информации , блок анализа формы представлени  информации, дешифратор и блок пам ти вопросов L1Однако это устройство имеет низкую надежность генерируемой информации и сложную структуру.

Известно также устройство дл  контрол  знаний учащихс , которое содержит св занные соответствующим образом блок ввода, блок управлени  устройством, логический блок, блок предъ влени  информации, блок оценки , св занный с блоком индикации и регистрации, блок автоматического генерировани  вопросов и ответов, блок записи информации, блок счетчиков количества вопросов и ответов, блок анализа информации С Недостатками устройства  вл ютс  низкое быстродействие и ограниченные функциональные возможности.

Наиболее близким по технической

10 сущности и достигаемому эффекту к предлагаемому  вл етс  устройство дл  обучени , содержащее блок ввода учебной информации, соединенный с блоком управлени , блок пам ти отве15 тов, блок вывода информации, формирователь учебной информации, блок пам ти учебной информации, блок анализа формы представлени  информации , дешифратор, блок пам ти симво20 ла разделов учебной информации, блок сравнени  и блок совпадени  3j

Известное устройство позвол ет расширить дидактические возможности. однако имеет недостаточное быстродей ствие и низкую надежность из-за сложности структуры и большого количества последовательных условно завис щих операций. Цель изобретени  - повышение точ ности обучени . Указанна  цель достигаетс  тем, что в устройство, содержащее блок ввода учебной информации, первый счетчик и последовательно включенные первый регистр, первый блок пам ти , первый коммутатор, второй блок пам ти и блок вывода учебной информации, второй вход первого ком мутатора соединен с первым выходом первого счетчика, в него введены два элемента ИЛИ, триггер, последовательно включенные генератор, второй счетчик, первый блок элементов И, второй блок злементов И, третий блок пам ти, четвертый блок пам ти и третий блок элементов И, четвертый блок элементов И и последовател но соединенные второй регистр и второй коммутатор, первый выход которого подключен ко второму входу блока вывода учебной информации, вт рой выход - ко второму входу первог блока пам ти, а третий выход - к первому входу первого элемента ИЛИ, второй вход которого соединен с вых дом второго элемента ИЛИ, выход - с вторым входом первого блока элементов И, а третий вход - с первьм выходом блока ввода учебной информаци второй выход которого подключен ко второму входу второго коммутатора, третий выход - ко второму входу второго счетчика, а четвертый выход - к первому входу второго регистра , второй вход к.оторого соедин с выходом первого блока элементов И, выход триггера подключен ко второму входу второго блока элементов И, второму входу третьего блока эле ментов И и первому входу четвертого блока элементов И, выходы третьего и четвертого блоков элементов И соединены со вторым и третьим входами второго блока пам ти соответственно четвертый вход которого подключен к второму выходу первого счетчика, соединенному с первым входом тригге ра, второй вход которого подключен к выходу второго элемента ИЛИ, соед ненному с Первым входом первого счетчика, второй вход которого подключен к выходу третьего TJ.TOK пам ти , соединенному со входом первого регистра, вход второго элемснт  ИЛИ подключен к выходу перво -о коммутатора , выход первого блока ггам ти соединен со вторьи входом чртпертосо блока элементов Н. Кроме того, в нe второй коммутатор содержит элемент И, выход которого  вл етс  первым выходом коммутатора , и последовательно включенные дешифратор, первую группу элементов И, третий регистр, вторую группу элементов I и третий элемент ИЛИ, выход которого  вл етс  третьим выходом коммутатора, выходь дешифратора соединены со вторыми входами соответствующих элементов И второй группы, выходы третьего регистра соединены со вторыми входами соответствующих элементов И гтервой группы , выходы которых  вл ютс  вторьпчи выходами коммутатора, первые выходы третьего регистра соединены с соответствующими входами элемента ц, второй вход третьего регистра  вл етс  вторым входом коммутатора, вход дешифратора  вл етс  первым входом коммутатора. На фиг. 1 изображена структура устройства дл  обучени ; на фиг. 2 структура коммутатора, сл жащего дл  выборки пон ти . Устройство дл  обучени  содержит блок 1 ввода учебной информации, соединенный своими выходами непосредственно с перестраиваемым счетчиком 2, подключенным к выходу г-енеpaiopa 3, с регистром 4, коммут.тором 5 и через элемент ИЛИ i с блоком 7 элементов И, друг м входом св занным со .счетчиком 2, а выходом - с регистром 4 и через блок 8 элементов И с блоком 9 пам ти, выходом св занного с блоком 10 пам ти регистром 11 и счетчиком 12 (количества ответов), выходы которых св заны соответственно с блоком 13 элементов И, блоком 14 пам ти и коммутатором 15, второй вход которого подсоединен к блоку 14, соединенным с выходом коммутатора 5 и блоком 16 элементов И, выходы блока 13, блока 16и коммутатора 15 св заны с блоком 17пам ти (теста). Кроме того, Hhixoды коммутатора 15 через элемент ИЛИ 18 соединены с элементом ИЛИ 6, подклБоченным входом также к коммута5 lopy ), со счетным . (че1Ч11ьл 12 и нуленым нходом гри11Ч;ра 19, е ц|цнч)1ый нход которого coennFien г.и счетчиком 12, св -клшым итим же выходом с блоком 17, а выход тригтера 19 подключен ко нторым входам блоков 8,.13 и 16. Выход блока 17 св зан с блоком 20 вывода информации, подсоединенным также к выходу комму татора 5. Коммутатор 5 содержит регистр 21 инверсными выходами соединенный с элементом И 22 и через группу элементов Н 23 с элементом ИЛИ 24. Пр  мые выходы регистра 21 через группу элементов И 25 соединены с нулевыми входами разр дов регистра 21, К вторым входам одноименных элементов блоков 23 и 25 подключены соответствующие выходы дешифратора 26. Блок 14 содержит словарь пон тий который имеет следующую структуру. Список характеристик пон тий может быть расширен. Список пон тий ограничен только емкостью блока пам ти . На базе словар  указанной структуры и управл ющих слов, определ ющих цель вопроса, могут генерироватьс  тесты различной структур с альтернативными ответами. В каждо строке блока 9 записана информаци  в виде трех цифр i, j, k, где i кодовый номер управл ющей информаци определ ющий тип структуры теста; j - номер колонки характеристики, соответствующей данному типу структуры теста; k - заданное число альтернативных ответов, включа  правильный , возможных дл  данной струк туры теста. Управл юща  информации в виде закодированных буквенных символов хранитс  в блоке 10. Кажда  строка этих символов, записанна  в одну  чейку, образует один из возможных вопросов. Например: Какова сущность ..., В чем состоит функци .. Определители принадлежность... и т.п . Устройство дл  обучени  работает следующим образом. Из блока 1 в коммутатор 5ц а именно в регистр 21, занос тс  единицы в разр ды регистра, соответствующие номера Пон тий.в блоке 14, относ щихс  к данной области контро лируемых знаний. В регистр 4 из бло ка 1 заноситс  в первую зону каO6 чальный номер пон ти , относ щегос  к заданной области, а на управл ю щих входах перестраиваемого счетчика 2 устанавливаетс  код, ограничивающий коэффициент пересчета счетчика 2 размером заданно11 области пон тий. По.сле включени  устройства генератор 3 вырабатывает тактовые импульсы , поступающие на счетный вход счетчика 2, а с выхода блока I через элемент ИЛИ 6 поступает сигнал, разрешающий считывание со счетчика 2 ;ерез блок 7. Наход щийс  в данный момент на счетчике 2 код поступает во вторую зону регистра 4 и через открыты триггером 19 блок 8 И (п качестве адреса) в блок 9. Из блока 9 считываетс  по данному адресу структура теста в виде строки трех цифр i, j, k. Номер i управл ющих слов поступает в блок 10, в результате из i-ой  чейки блока 10 через блок I3 считываетс  закодированна  управл юща  информаци , котора  записываетс  в первую зону блока 17. Номер j-ой характеристики, соответствующей j-ой управл ющей информации, записываетс  в регистр 11, который коммутирует в блоке 1Д столбец соответствующей характеристики выборки правильного ответа. В счетчик 12 записываетс  число ответов дл  данного типа структуры теста. Одновременно информаци , записанна  в регистре 4, расшифровываетс  дешифратором 26 в направление, соответствующее номеру пон ти . Если в регистре 21 соответствующий разр д находитс  в нулевом состо нии, то, следовательно , данное пон тие уже использовалось и необходимо повторить операции дл  другого номера пон ти . Это обеспечиваетс  прохождением сигнала через один из элементов И 23, элемент ИЛИ 24 наэлемент ИЛИ 6, чем достигаетс  считывание со счетчика 2 нового значени . Операци  повтор етс  до того момента, когда направление, коммутируемое дешифратором 26, совпадет на одном из элементов 4 блока 25 с единичным состо нием соответствующего разр да регистра 21. Сигнал с этого элемента поступит на нулевой вход лаиного разр да регистра 21 и сброСИ1 его в нуль, а также поступит в блок 14. В результате этого из

блока 14 содержание выбранного пен  ти  через блок поступит во вторую зону блока 17, а также из CKONfMyTHрованной зоны характеристики, заданной регистром 1I, выбираетс  соответствующа  данному пон тию конкретна  характеристика, составл юща  правильный ответ. Эта информаци  через коммутатор 5, управл емый счетчиком 12, записываетс  в третью зону блока 17. В момент записи в

блок 17 на выходе коммутатора 15 с псмощью элемента ИЛИ I8 формируетс  сигнал, сдвигающий единицу в счетчике 12 на один разр д и перевод щий триггер 19 в положение, запрещающее передачу информации в блок 9 через блок 8, а также запрещающее запись информации в первую и вторую зоны блока 17. С выхода элемента 18 через элемент ИЛИ 6 поступает разрещающий сигнал на блоке 7, через который новое значение счетчика 2 поступает в регистр 4. Описанные вьше операции повтор ютс , но в результате в блок 17 записываютс  только альтернативные ответы - характеристики . Когда сформируетс  заданное число ответов, то с последовательного выхода счетчика 12 снимаетс  сигнал на единичный вход триггера 19 и управл кзщий вход блок 17. Триггер 19 переходит в исходное состо ние, а с блока 17 содержимое в виде: (управл юща  информаци ), (пон тие), (ответы), например (Какова функци  супервизора), (Управ I Сущность Пон тие П ри на дг1 еж но сть

Супервизор Программа ОС

Диспетчер Программа ОС

л ть ходом работы), (Осуществл ть стратегию работы ЭВМ) и т.д. поступает на блок 20 вывода информации. Устройство повтор ет описанные операции до момента сброса всего регистра 21 в пуль, что фиксируетс  элементом И 22.

Предлагаемое устройство позвол ет повысить эффективность генерации теста по сравнению с известным, в котором формирование содержани  теста и правильного ответа проходит за два такта работы формировател  и генератора случайных чисел, а

также п тактов считывани  характеристик и П тактов анализа характеристик , где П - число характеристик. В предлагаемом устройстве формирование содержимого теста и правильного

ответа производитс  за один такт считывани  содержи ого перестраиваемого счетчика, считывани  из ПЗУ структуры теста и одновременного считывани  из блока пам ти пон тий в блок пам ти теста. Кроме того, маркерный регистр обеспечивает генерацию теста только из заданной области, а также обеспечивает повышенную надежность генерируемого задани , так, если пон тие сформировано, то соответств тоща  его номеру структура теста больше не будет использована, как не будут использованы дл  генерировани  других тестов выбранные альтернативные ответы. Это повышает эффективность работы устройства и качество контрольных заданий.

Не защитен от прерываний

Защищен от пр рываНИИ Особенность Функци 

Claims (3)

1. Формула изобретени  1. Устройство дл  обучени , содержащее блок ввода учебной информации, первый счетчик и последовательно включенные первый регистр, первый блок пам ти, первый коммутатор, второй блок пам 1и и блок ныиоДЧ учеб1ГОЙ информации, второй ход первого коммутатора соединен с иервым выходом первого счетчика, отличаю щеес  ref-t, что, с целью повышени  точности обучени , оно содержит два элемента ИЛИ, триггер, последовательно  ключенные генератор, второй счетчик, первый блок элементов И, второй блок элементов И, третий блок пам ти, четвертый блок пам ти и третий блок элементов И, четверть блок элементов И и последовательно соединенные второй регистр и второй коммутатор, первый выход которого подключен ко второму входу блока вьгеода учебной информации, второй выход - ко второму входу первого блока пам ти, а третий выход - к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом второго элемента ИЛИ, выход со вторым входом первого блока элементов И, а третий вход - с первым выходом блока ввода учебной информации, второй выход которого подключен ко второму входу второго коммутатора, третий выход - ко второму входу второго счетчика, а четвертый выход - к первому входу втор го регистра, второй вход которого соединен с выходом первого блока элементов И, выход триггера подключен ко второму входу второго блока элементов И, второму входу третьего блока элементов И и первому входу четвертого блока элементов И, выходы третьего и четвертого блоков элементов И соединены со вторьм и третьим входами второго блока пам ти соответственно, четвертый вход которого подключен ко второму выходу первого счетчика, соединенному с первьм входом триггера второй вход которого подключен к выходу второго элемента , соединенному 010 с первым входом перво1о счетчика, второй вход которого подключен к выходу третьего блока пам ти, соединенному со входов первого регистра, вход второго элемента ИЛИ подключен к выходу первого коммутатора, выход первого блока пам ти соединен со вторым входом четвертого блока элементов И. 2. Устройство по п,|, отличающеес  тем, что, в нем второй коммутатор содержит элемент И, выход которого  вл етс  первым выходом коммутатора, и последовательно включенные дешифратор, первую группу элементов И, третий регистр, вторую группу элементов И и третий элемент ИЛИ, выход которого  вл етс  третьим выходом коммутатора, выходы дешифратора соеда1нены со вторыми входами соответствующих элементов И второй группы, выходы третьего регистра соединены со вторыми входами соответствующих элементов И первой группы, выходы которых  вл ютс  вторыми выходами коммутатора, первые выходы третьего регистра соединены t соответствующими входами элемента И, второй вход третьего регистра  вл етс  вторым входом коммутатора, вход дешифратора  вл етс  первьм входом коммутатора. Источники информации, прин тые во внимание при экспертиэе 1.Авторское свидетельство СССР №662955, кл. & 09 В 7/02, 1979.
2. 2.Авторское свидетельство СССР 674079, кл. G- 09 В 7/02, 1979.
3. 3.Авторское свидетельство СССР 674078, кл. G 09 В 7/02, 1979 (прототип ) .