SU1376096A2

SU1376096A2 - Устройство дл моделировани сетевых графов

Info

Publication number: SU1376096A2
Application number: SU864105333A
Authority: SU
Inventors: Михаил Петрович Медиченко; Геннадий Владимирович Буряк; Георгий Петрович Азбукин; Сергей Васильевич Артюшенко; Геннадий Алексеевич Кочуевский; Владислав Николаевич Проскуров
Original assignee: Харьковское Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И.
Priority date: 1986-06-03
Filing date: 1986-06-03
Publication date: 1988-02-23

Abstract

Изобретение относитс к вычислительной технике, может быть испольt зовано дл исследовани сетевых графов без циклов и- петель и позвол ет определить суммарное количество дуг, вход щих и выход щих в каждую вершину графа. Устройство содержит матрицу 1 формирователей дуг, каждый из которых содержит триггер 2 и.элемент .ИЗ, группу из Р элементов ИЛИ 4, где Р - количество вершин в графе, группу из Р элементов И 5, группу из Р счетчиков 6, группу из Р схем сравнени , вторую группу из Р счетчиков 9, первый счетчик 10, первый элемент И 11, генератор 12 тактовых импульсов, триггер 13, второй элемент И 14, второй счетчик 15, дешифратор 16, вход 17 пуска устройства, выход 18 признака окончани работы, первую группу сумматоров 19, вторую группу сумматоров 20 и группу блоков 21 элементов И. Введение в базовое устройство группы сумматоров 19 позвол ет определ ть количество дуг, вход щих в каждую вершину графа, а введение группы блоков 21 элементов И и группы сумматоров 20 позвол ет определ ть значение суммарного количества вход щих и выход щих дуг дл каждой вершины графа. 1 ил. Q Ф «Л со о о ;о О) ТЧ)

Description

Изобретение относитс к вычислительной технике, может быть использовано при исследовании сетевых графов и вл етс усовершенствованием изобретени по авт.св. № 959090.

Цель изобретени - расширение функциональных возможностей устройства за счет определени суммарного количества вход щих и выход щих дуг дл каждой вершины моделируемого графа.

На чертеже представлена функциональна схема устройства.

Устройство содержит матрицу 1 формирователей дуг, каждый из которых содержит триггер 2 и элемент ИЗ, группу из Р элементов ИЛИ 4, где Р - количество вершин в графе, группу из Р элементов И 5, группу из Р счетчи- ков 6, группу из Р схем 7 сравнени группу из Р элементовШта 8,вторую группу из Р счетчиков 9,первый счетчик 10, первый элемент И 11, генератор 12 тактовых импульсов,триггер 13,второй эле- мент И 14,второй счетчик 15,депшфратор 16, вход 17 пуска устройства, выход 18 признака окончани работы, первую группу из Р сумматоров 19, вторую группу из Р сумматоров 20 и группу из Р блоков 21 элементов И.

Устройство работает следующим образом .

В триггеры 2 матрицы 1 заноситс информаци о топологии моделируемого графа. При этом триггеры 2, .соответствующие ветв м графа, устанавливаютс в единичное состо ние согласно матрице смежности графа.

После занесени исходной информации на выходах элементов ИЛИ 4,объедин ющих выходы триггеров 2 в столбцах , соответствующих начальным узлам моделируемого графа, будут низкие потенциалы, так как в однонаправленно графе без циклов и петель начальные узлы не содержат вход щих ветвей.

Счетчики 6 и 9, 10 и 15 устанавливаютс в нулевое состо ние.

После пуска устройства триггер 13 находитс в нулевом состо ний и на его инверсном выходе присутствует высокий потенциал. Поэтому импульсы с выхода генератора 12 через открытьй элемент И 14 поступают на вход счетчика 15. Благодар этому на выходе дег- шифрЗтора 16 поочередно возбуждаютс выхеды.

.

д

|5 20 25 зо

.,5 0

.с

0

5

Каждый выход дешифратора 16 подключен к первому входу элемента И 3 одноименного столбца матрицы. Поэтому с приходом на вход счетчика 15 первого импульса возбуждаетс первый выход дешифратора 16 и через элементы ИЛИ.8 на входы счетчиков 9, соответствующих вершинам, св занным с первой вершиной, .поступают импульсы. В то же врем сигналы с выходов элементов И 3 первого столбца матрицы поступают на входы первого сумматора 19, в котором формируетс количество вход щих в первую Вершину.дуг. Подобным образом процесс повтор етс дл всех вершин моделируемого графа. Сигнал переполнени счетчика 15 свидетельствует о завершении этапа определени количества дуг, выход щих из данной вершины . Этот же сигнал разрешает прохождение через элементы И блоков 21 на вторые входы сумматоров 20 значений количества дуг, выход щих из вершин моделируемого графа, обеспечива тем самым формирование на сумматорах значений суммарного количества дуг,вхо- и выход щих из каждой вершины моделируемого графа.

Кроме того, сигнал переполнени счетчика 15 поступает на вход триггера 13, который переходит в единичное состо ние, после чего импульсы с выхода генератора 12 начинают поступать через элемент И 11 на входы элементов И 5 и вход счетчика 10 - на- чи1 аетс этап распределени вершин графа по рангам. При этом импульсы не поступают на входы счетчиков 6 тех столбцов, все триггеры которых наход тс в нулевом состо нии. Содержимое счетчиков 6 поступает на первые входы одноименных схем 7 сравнени , на другие входы которых поступает информаци с выхода счетчика 10.При несовпадении показаний счетчиков 6 и 10 схемы 7 вырабатывают импульс, который устанавливает в нулевое состо ние триггеры 2 формирователей дуг строки с номером, равным номеру столбца , в схеме сравнени которого не произошло сравнение.

Вычислительный процесс продолжаетс до тех пор, пока на выходе 18 устройства не по витс сигнал окончани моделировани , который свидетельствует о том, что все вершины моделируемого графа распределены по рангам. Максимальное число последонательных шагов при работе устройства не превышает 2 Р, при этом число импульсов, зафиксированное в счетчиках 6, соответствует номеру ранга каждой вершины.

Claims

Формула изобретени

Устройство дл моделировани сетевых графов.по авт.св. № 959090, отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет определени суммарного количества вход щих и выход щих дуг дл каждой вершины моделируемого графа, в него введены две группы по Р сумматоров,где

Р - количество вершин в графе, и группа из Р блоков элементов И, причем выход К-го элемента И (,...,Р) ,формировател дуги М-й строки матрицы подключен к входу М-го слагаемого К-го сумматора первой группы, выход iKOTOporo подключен к входу первого слагаемого К-го сумматора второй группы, выход М-го счетчика второй группы подключен к первому входу М-го блока элементов И группы, выход которого подключен к входу второго слагаемого М-го сумматора второй группы, выход признака переполнени второго счетчика подключен к второму входу всех блоков элементов И группы.