SU1425705A1 - Устройство дл моделировани графов - Google Patents

Устройство дл моделировани графов Download PDF

Info

Publication number
SU1425705A1
SU1425705A1 SU874236213A SU4236213A SU1425705A1 SU 1425705 A1 SU1425705 A1 SU 1425705A1 SU 874236213 A SU874236213 A SU 874236213A SU 4236213 A SU4236213 A SU 4236213A SU 1425705 A1 SU1425705 A1 SU 1425705A1
Authority
SU
USSR - Soviet Union
Prior art keywords
graph
node
input
matrix
inputs
Prior art date
Application number
SU874236213A
Other languages
English (en)
Inventor
Павел Владимирович Денисович
Original Assignee
Военная академия им.Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная академия им.Ф.Э.Дзержинского filed Critical Военная академия им.Ф.Э.Дзержинского
Priority to SU874236213A priority Critical patent/SU1425705A1/ru
Application granted granted Critical
Publication of SU1425705A1 publication Critical patent/SU1425705A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  исследовани  параметров графов, в частности дл  определени  матрицы достижимостей графа. Цель изобретени  - повышение быстродействи  достигаетс  тем, что в устройстве , содержащем генератор импульсов и матричную модель графа, каждый узел матричной модели графа содержит с первого по четвертый триггеры, группу триггеров, группу элементов ИЛИ, с первого по п тый элементы И-НЕ и с первого по четвертый элементы И. 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  исследовани  параметров графов,, в частности дл  определени  матрицы достижимостей графа,
Цель изобретени  - повьшение быстродействи  устройства.
На фиг. 1 представ-пена схема узла матричной модели графа; на фиг, 2 - схема предлагаемого устройства.
Узел ij матричной модели графа (i,j 1, ...5 К) содержит дев ть входов 1-9 дл  св зи с соседними узлами матричной модели графа.и вход 10 дл  св зи с генератором тактовых импульсов, дев ть выходов 11-19 дл  св зи с соседними узлами матричной модели графа и выход 20,  вл к цийск ij-M выходом устройства, триггер 21 (формирователь дуг), на установочный вход которого всегда подан единичный сигнал, триггеры 22-32, элементы ИЛИ 33-40, элементы И 41-44, элементы И-НЕ 45-49. Устройство содержит матричную модель 50 графа, представ- л и цую собой матрицу К х К узлов матричной модели графа, где К - максимальное число вершин исследуемого графа и генератор 51 тактовых им- пульсов. Выходы с 11-го по 19-й и входы с 1-го по 9-й узлов, выход щие на границу матрицы К х К, не задействованы (кроме входа 9 узла 1.1) и на схеме не показаны.
Узел матричной модели графа работает следукщим образом.
ЕсЛ и в узел ij с нулевым значение триггера 21 на один из входов 2, 4, 6 и 8 поступает единичный сигнал, то через один такт генератора тактовых импульсов этот сигнал устанавливаетс  на соответствующем из выходов 12, 14, 16 и 18.
Е.сли в узел ij с произвольньм зка чением триггера 21 на один из входов
1,3, 5 и 7 поступает единичный сигнал , то через один такт генератора тактовых импульсов этот сигнал устанавливаетс  на соответствунщем из выходов 11, 13, 15 и 17.
Если в узел ij с единичным значением триггера 21 на один из входов
2,4, 6 и 8 поступает единичный сигнал , то через один такт генератора тактовых импульсов этот сигнал устанавливаетс  на соответствук цем из выходов 12, 14, 16 и 18 и, кроме того , формируютс  единичные сигналы на
выходах 1и5, Зи7, 1и5, Зи7 соответственно.
Если в узел ij с произвольным знчением триггера 21 на одну из пар входов 1иЗ, Зи5, 5и7, 7и1 поступают единичные сигналы на выходах 11 и 13, 13 и 15, 15 и 17, 17 и 11 соответственно единичные сигналы и, кроме того, значение триггера 21 единичное.
Если в узел ij поступает единичн сигнал на вход 9, то через три такта генератора тактовых импульсов он устанавливаетс  на выходах 19 и, кроме того, формируютс  единичные сигналы на выходах 12, 14, 16 и 18.
Устройство работает следующим образом.
Пусть исследуемый граф представлен матрицей смежностей А  ;- размера К х К, К - число вершин в графе, где а;: 1, если в графе имеетс  ребро, ведущее из вершины i в вершину J, и а;; О в противном
J-Кслучае . Матрица достижимостей А
Г 1
определ етс  услови ми а,.
1, если в графе имеетс  путь из
i в j, и а. 0, если такого пути
j нет. Матрицу А можно вычислить по
матрице-А, определ   последовательvC l
ность матриц А
J , . ,
образом:
(0)-1
Г
А j следующим
(01 (е)
1) ч ij (Е-О
- -Ч(а7
Л а
е;
.()
При этом А А
Настройка устройства на решаемую задачу осуществл етс  путем установки в ij-M узле матричной модели графа триггера 21 в единичное положение,, если а 1, или установки его в нулевое положение, если а,-; 0. Запуск решени  производитс  подачей единичного сигнала на вход 9 узла 1.1. Через три такта узел 1,1 формирует единичные сигналы на выходах 12, 14, 16, 18 и 19. Сигнал с 12-го выхода распростран етс  по 12 выходам узлов первой строки, смеща сь на один узел за один такт. Если этот сигнал проходит узел 1,jj у которого состо ние триггера 21 единичное, то вниз, по 13-м выходам j-ro столбца узлов начинает распростран тьс  единичный сигнал. Сигнал с 14-го выхода
узла 1.1 распростран етс  по 14-м выходам узлов первого столбца. Если этот сигнал проходит узел i,1, у которого состо ние триггера 21 еди1-1ич- ное, то вправо по 11-м выходам i-й -строки узлов начинает распростран тьс  единичный сигнал. При этом единичный сигнал, посланный вниз из узла 1,j, и единичный сигнал, посланный вправо из узла 1,1, одновременно достигают узла i,j, в котором устанавливаетс  единичное состо ние триггера 21. За- пр мой, соедин кщей сигналы , распростран ющиес  по 12-м выходам узлов первой строки и 14-м выходам узлов первого столбца, состо ни  триггеров 21 соответствуют матрице А , т.е. в ij-M узле триггер 21 имеет единичное состо ние, если aq 1, и триггер 21 имеет нулевое состо ние, если 0. Через три такта после испускани  сигналов узлов 1.1 элемент уже сосчитан т.е. состо ние триггера 21 в узле
Сч гг.
В
2.2 соответствует элементу а этот момент узел 2,2, получивший трем  тактами раньше по входу 9 единичный сигнал, формирует единичные сигналы на выходах 12, 14, l6, 18 и 19. Внутри квадрата с вершинами в первых четырех распростран ющихс  сигналах остаютс  сосчитанными элементы матрицы А и т.д. Через З К тактов единичные сигналы на выходах 12, 14, 16, 18 и 19 формирует узел К,К, а еще через 2.К тактов все сигналы покидают матричную модель графа . При этом состо ние триггера 21 в узле матричной модели графа, соответствует элементу а|- матрицы А , котора   вл етс  матрицей транзитивного замыкани  А исследуемого граЛа. Значение элемента а-; натри 1,J I
цы А снимаетс  с выхода 20 ij-ro узла устройства.

Claims (1)

  1. Формула изобретени 
    Устройство дл  моделировани  графов , содержащее генератор импульсов и матричную модель графа, содержащую Р X Р (где число Р - число вершин графа) узлов матричной модели графа, содержащих первый триггер и первый и второй элементы И, отличающеес  тем, что, с целью повышени  быстродействи , каждьй узел матричной модели графа содержит с пер ,
    10
    14257054
    вого по п тый элементы И-НЕ, с второго по четвертый триггеры, группу из восьми элементов ИЛИ, третий и g четвертый элементы И, группу из восьми триггеров, пр мые выходы которых  вл ютс  соответственно с первого по восьмой выходами узла матричной модели графа, тактовые входы триггеров группы и с второго по четвертый триггеров соединены с тактовым входом узла матричной модели графа, информационные входы триггеров группы соединены с выходами соответст15 вующих элементов ИЛИ группы, первые входы второго, четвертого, шестого и восьмого элементов ИЛИ группы соединены с пр мым выходом третьего триггера и информационньтм входом четт
    20 вертого триггера, пр мой выход которого  вл етс  дев тым выходом узла, информационный вход третьего триггера соединен с пр мым выходом второго триггера, информационный вход ко25 торого  вл етс  дев тым входом узла, вторые входы элементов ИЛИ группы  вл ютс  соответствующими входами устройства, второй выход первого элемента ИЛИ группы соединен с первы30 ми входами первого и четвертого элементов И-НЕ, второй вход п того элемента ИЛИ группы соединен с первыми входами второго и третьего элементов И-НЕ, второй вход третьего элемента ИЛИ группы соединен с вторыми входами первого и второго элементов И-НЕ, второй вход седьмого элемента ИЛИ группы соединен с вторыми входами третьего и четвертого элементов
    Q И-НЕ, выходы с первого по четвертый элементов И-НЕ соединены с соответствующими входами п того элемента И-НЕ, выход которого соединен с так товым входом первого триггера, пр мой выход которого соединен с первыми входами с первого по четвертый элементов И и  вл етс  дес тым выходом узла матричной модели графа, второй вход первого элемента И соеди- нен с восьмым входом узла матричной модели графа, второй вход второго элемента И соединен с шестым входом узла матричной модели графа, второй вход третьего элемента И соединен с четвертым входом узла матричной модели графа, второй вход четвертого элемента И соединен с вторым входом узла матричной модели графа, выход первого элемента И соединен с вто35
    45
    50
    55
    рым входом первого элемента HJUi группы, с выходом третьего элемента И и вторым входом п того элемента ИЛИ группы, выход второго элемента И соединен с вторыми выходами третьего и седьмого элементов ИЛИ группы и с выходом четвертого элемента И, тактовые входы всех узлов матричной модели графа объединены и соединены с выходом генератора импульсов, первый и второй выходы К,М-го узла матричной модели графа (где 1, ..., Р) соединены с первым и вторым входами соответственно (К,М+1)-го узла матричной модели графа, третий и четвертый выходы К, узла матричной модели графа соединены с
    237056
    третьим и четвертым входами (К+1 , М)-го узла матричной модели графа соответственно, п тый и шестой выхо- g ды К,М-го узла матричной модели графа соединены с п тым и шестым входами (К,М-1)-го узла матричной модели графа соответственно, седьмой и восьмой выходы К,М-го узла матричной
    10 модели графа соединены с седьмым и восьмым входами (К-1,М)-го узла матричной модели графа соответственно, дев тый выход К,М-го узла матричной модели графа соединен с дев тым вхо15 дом (Кч-1, М+1)-го узла матричной модели графа, дес тые выходы узлов матричной модели графа  вл ютс  информационными выходами устройства.
    фиг. г
SU874236213A 1987-03-16 1987-03-16 Устройство дл моделировани графов SU1425705A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874236213A SU1425705A1 (ru) 1987-03-16 1987-03-16 Устройство дл моделировани графов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874236213A SU1425705A1 (ru) 1987-03-16 1987-03-16 Устройство дл моделировани графов

Publications (1)

Publication Number Publication Date
SU1425705A1 true SU1425705A1 (ru) 1988-09-23

Family

ID=21300795

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874236213A SU1425705A1 (ru) 1987-03-16 1987-03-16 Устройство дл моделировани графов

Country Status (1)

Country Link
SU (1) SU1425705A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 913389, кл. G 06 F 15/20, 1980. Авторское свидетельство СССР № 1075268, кл. G 06 F 15/20, 1982. *

Similar Documents

Publication Publication Date Title
SU1425705A1 (ru) Устройство дл моделировани графов
SU1376096A2 (ru) Устройство дл моделировани сетевых графов
SU1280382A1 (ru) Устройство дл моделировани графов
SU425181A1 (ru) Устройство для моделирования случайногопроцесса
SU1201844A1 (ru) Модель ветви сети
SU813429A1 (ru) Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы
SU1292002A1 (ru) Устройство дл моделировани процесса решени задач на ЭВМ
SU1013965A1 (ru) Устройство дл моделировани сетевых графов
SU708367A1 (ru) Устройство дл моделировани сетевых графиков
SU556460A2 (ru) Устройство дл моделировани сетевых графиков
SU1376097A1 (ru) Устройство дл моделировани сетевых графов
SU1587501A1 (ru) Генератор нестационарного случайного импульсного процесса
SU1430946A1 (ru) Цифровой генератор периодических функций
SU1348847A1 (ru) Устройство дл моделировани ветви графа
SU1124318A1 (ru) Устройство дл моделировани графов
SU746482A1 (ru) Генератор случайных временных интервалов
SU790193A1 (ru) Формирователь импульсов
SU1215116A1 (ru) Устройство дл определени кратчайшего пути автономного транспортного робота
SU1203534A1 (ru) Устройство дл моделировани сетевых графов
SU1315999A1 (ru) Устройство дл вычислени коэффициентов Фурье
SU640314A1 (ru) Устройство дл определени экстремальных путей в графах
SU781848A1 (ru) Интегрирующее устройство
SU875608A1 (ru) Устройство программируемой задержки импульсов
SU1307368A1 (ru) Цифровой измеритель частоты
SU886247A1 (ru) Функциональный счетчик