SU746503A1 - Устройство дл определени максимального числа - Google Patents

Устройство дл определени максимального числа Download PDF

Info

Publication number
SU746503A1
SU746503A1 SU782576963A SU2576963A SU746503A1 SU 746503 A1 SU746503 A1 SU 746503A1 SU 782576963 A SU782576963 A SU 782576963A SU 2576963 A SU2576963 A SU 2576963A SU 746503 A1 SU746503 A1 SU 746503A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
comparison
inputs
output
Prior art date
Application number
SU782576963A
Other languages
English (en)
Inventor
Ольга Соломоновна Каральник
Семен Семенович Олендер
Юрий Евсеевич Тарнавский
Original Assignee
Предприятие П/Я Р-6472
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6472 filed Critical Предприятие П/Я Р-6472
Priority to SU782576963A priority Critical patent/SU746503A1/ru
Application granted granted Critical
Publication of SU746503A1 publication Critical patent/SU746503A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

1
Изобретение.ОТНОСИТСЯ к автоматике и вычислительной технике, и может быГь использовано при реализации технических средств ЭЦВМ и устройств распознавани  образов.
Известны устройства дл  определени  максимального числа, содержащее логические схема, счетчики, синхронный переключатель и сумматор, в кото-. ром числа анализируемого р да поступают дл  сравнени  последовательно друг за другом и представлены числоимпульсным кодом. Это приводит к сни-жению алстродействи , усложнению устройства , так как требуютс  дополни- 15 тельный электронный коммутатор и два реверсивных счетчика.
Известно .также устройство, содеь жащее п регистров с обратным счетны . 20 входом, собранных на триггерных схемах , счетчики и логические схемы И, ИЛИ,НЕ, в котором числа предварительно записываютс  в п регистрах. На обратный счетный вход регистров в 25 процессе анализа поступают импульсы генератора, которле вычитаютс  из чисел,ранее записанных в регистрах 1,
Наиболее близко к предлагаемому устройство дл  определени  максималь-30
ного числа, содержащее п узлов сравнени , элемент И-НЕ, причем информационные входы устройства соединены со входами узлов сравнени , первый вход управлени  подключен ко входам тактовых сигналов узлов сравнени , второй вход управлени  соединен со входом начала цикла узлов сравнени , третий вход управ11ени  подключен ко входу конца цикла узлов сравнени , четвертый вход управлени  соединен со входом начальной установки узлов
сравнени  (2}.
.Это устройство имеет сложную схе мУ.
Цель изобретени  - -/прощение устройства .

Claims (2)

  1. Поставленна  цель достигаетс  тем, что в устройстве информационные выходы всех узлов сравнени  соединены со входами элемента И-НЕ, выход которого подключен ко входам задани  всех узлов сравнени . Каждый узел сравнени  состоит из элементов НЕ, И-НЕ, элементов И, триггеров, причем входы узлов сравнени  соединены с первыми входами первого и второго элементов И, выход первого элемента И подключен к первому входу первого ;;;элемента И-НЕ и через элемент НЕ - к первому входу, второго элемента И-НЕ, выход которого соединен со входом установки в нулевое состо ние, первого триггера, пр мой выход которого подключён к информационному входу вт рого триггера, ко второму входу первого элемента И-НЕ. выход которого .соединен с информационным выходом .. узла сравнени ,второй вход второго элемента И-НЕ подключен ко входу так товых сигналов узла сравнени ,вход установки в единичное состо ние перв го триггера соединен со входом начала цикла, входы установки в единично состо ние второго триггера и установ ки в нулевое состо ние первого триг ГШра подключены ко входу начальной установки узла срав,нени , тактовый вход второго триггера соединен со входом конца цикла, пр мой выход вто рого триггера и вход узла сравнени , соединены со входами второго элемента И, третий вход второго элемента И-НЕ подключен ко входу задани  узла сравнени . Структурна  электрическа  схема устройства приведена На чертеже. Устройство содержит п узлов сравнени  1,,1,.о,1п/ каждый узел сравнени  1 состоит из элементов И-НЕ 2, триггёра 3, элемента И-НЕ 4, элементов И 5,6, триггера 7, элемента НЕ 8 элемента И-НЕ 9, информационные входа 10 , 10,.. Юр, входы управлени  11-14, выходы 15, 152,.,,15 Устройство работает следующим образом . Числа, представленные двоичным кодом, поступают на п входов устройства;, например, на вход 1 число 101010, на вход 2 - число lOOllp. В начале цикла импульсом начало сравнени  все триггеры устанавлившотс  fe единичное, состо ние . При поступлении первого разр да чисел; на выходах элементов И б получаем , а на эйемён-тов НЕ 8 - О. Тогда на выходах элементов ИЛИ-НЕ 4 будет О, а на выходе элемента И-НЕ 3 - , кото . рый.подаетс  на элементы И-НЕ 2, на вторые входы которых одновременно поступает 1 с шины тактовых йМпульсов . Так как н их третьи входы с выходов элементов НЕ поступают два О, то на выходах элементов И-НЕ 2 оказываетс  , и триггеры 7 сохран ют единичное состо ние. При псхзтуплении на.вход двух в раз р дах чисел на входах триггеров 7 сохран б1ТСЯ высокий потенциал , так как на выходе триггера 3 имеетс  О . В следующем такте, если в раз р дах 1 и 2 чисел имеютс  и на выходе элемента И-НЕ 2 второго узла сравнени  по вл етс  нулевой потенциал, так как на всех трех входах элемента И-НЕ 2 - . Триггер 7 второго узла сравнени  устанавливаетс  в нулевов ссюто ние и будет сохран ть это состо ние до окончани  анализа. Элемент И б этого канала закрываетс , т.е. число, начина  с в данном разр де, исклюпервого чаетс  из дальнейшего рассмотрени . Единица в третьем разр де первого числа поступает на первый вход элемента И-НЕ 3, поэтому триггер 7 удер-, живаетс  в состо нии , При пос«уплении следующего разр да триггер 8 сохран ет единичное состо ние , так как.на выходе триггера 3 При поступлении имеетс  слеузующего разр да триггер 7 сохра-, н ет состо ние , так как на первый вход элемента И-НЕ 2 подаетс  О, а на ее выходе - оп ть состо ние , и т.д. Таким образом, после прохождени  всех разр дов наибольшего числа триггер 8 этого канала рстаетс  в единичном состо нии. При подаче импульса конец сравнени  на вход триггера 8 единичное состо ние триггера 7 переписываетс  в триггер 8, который открывает элемент И 5, и максимальное число с первого входа поступает на выход устройства.. За вл емое устройство значительно проще известных,так как в нем отсутствуют такие элементы, как регистры и счетчики. Формула изобретени  1. Устройство дл  определени  максимального числа, содержащее п узлов сравнени , элемент И-НЕ, причем информационные входы устройства соединены со входами узлов сравнени , первый вход Управлени  подключен ко входам тактовых сигналов узлов сравнени , второй вход управлени  соединен со входом начала циклйузлов сравнени , третий вход управлени  подключен ко вхсщу конца цикла узлов сравнени , четвертый вход управлени  соединен со входом начальной установки узлов сравнени , отличающеес  тем, что, с целью упроще ни  устройства, в нем информационные выходы всех узлов сравнени  соединены со входами элемента И-НЕ, выход которого ;подключен ко входам задани  всех узлов сравнени . 2. Устройства по п,1, отличающеес  тем, что в нем каждый узел сравнени  срстоит из элементов НЕ, И-НЕ, элементов И, триггеров, причем входы узлов сравнени  соединены с первЕЛми входами первого и второго элементов И, выход первого элемента И подключен к первому входу первого элемента И-НЕ и через элемен т НЕ - к первому входувторого элемента И-НЕ, выход которого соединен со входом установки в нулевое состо ние первого триггера, пр мой выход которого подключен к информационному входу второго триггера и ко второму входу первого элемента И-НЕ, выход которого соединён с информационным выходом узла сравнени , второй вход второ го элемента И-НЕ подключен ко входу тактовых сигналов узла сравнени , вход установки в едини«1ное состо ние первого триггера соединен со входом начала цикла, входы установки в единичное состо ние второго триггера и установки в нулевое состо ние первого триггера подключены ко входу йачальной установки узла сравнени , тактовый вход второго триггера соединен со входом конца цикла, пр мой выход второго триггера и вход узла сравнени  соединены со входаш второго элемента И, третий вход второго элемента подключен ко входу задани  узла сравнени . Источники информации, прин тые во внимание при экспертизе 1.й.1аторское свидетельство СССР № 432490, кл. G Об F 7/04, 15.03,74,
  2. 2.Авторское свидетельство СССР 234003, кл. G Об F 7/04, 16.05.63 (прототип),
SU782576963A 1978-01-30 1978-01-30 Устройство дл определени максимального числа SU746503A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782576963A SU746503A1 (ru) 1978-01-30 1978-01-30 Устройство дл определени максимального числа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782576963A SU746503A1 (ru) 1978-01-30 1978-01-30 Устройство дл определени максимального числа

Publications (1)

Publication Number Publication Date
SU746503A1 true SU746503A1 (ru) 1980-07-07

Family

ID=20747694

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782576963A SU746503A1 (ru) 1978-01-30 1978-01-30 Устройство дл определени максимального числа

Country Status (1)

Country Link
SU (1) SU746503A1 (ru)

Similar Documents

Publication Publication Date Title
GB1053189A (ru)
SU746503A1 (ru) Устройство дл определени максимального числа
US4149258A (en) Digital filter system having filters synchronized by the same clock signal
GB1363707A (en) Synchronous buffer unit
SU955031A1 (ru) Устройство дл определени максимального числа
SU957436A1 (ru) Счетное устройство
SU1376083A1 (ru) Генератор потоков случайных событий
SU620976A1 (ru) Устройство дл сравнени п-двоичных чисел
SU540413A1 (ru) Устройство временной коммутации асинхронных импульсных сигналов
SU1651374A1 (ru) Синхронный делитель частоты
SU485450A1 (ru) Устройство дл управлени передачей информации в цвм
SU1478323A1 (ru) Управл емый делитель частоты следовани импульсов
SU731592A1 (ru) Распределитель импульсов
SU830377A1 (ru) Устройство дл определени кодаМАКСиМАльНОгО чиСлА
SU1226619A1 (ru) Формирователь последовательности импульсов
SU369705A1 (ru) Биелиотека
SU454544A1 (ru) Цифровой функциональный преобразователь
SU726528A1 (ru) Устройство дл определени экстремального из п чисел
SU549804A1 (ru) Устройство дл преобразовани параллельного кода в последовательный
SU813429A1 (ru) Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы
SU1195428A1 (ru) Устройство дл формировани серий импульсов
SU684710A1 (ru) Фазоимпульсный преобразователь
SU1264321A1 (ru) Устройство дл контрол последовательности импульсов
SU375651A1 (ru) Частотно-импульсное множительно- делительное устройство-^
SU1488825A1 (ru) Изобретение относится к автоматике и вычислительной технике и может быть использовано