SU620976A1 - Устройство дл сравнени п-двоичных чисел - Google Patents

Устройство дл сравнени п-двоичных чисел

Info

Publication number
SU620976A1
SU620976A1 SU772447953A SU2447953A SU620976A1 SU 620976 A1 SU620976 A1 SU 620976A1 SU 772447953 A SU772447953 A SU 772447953A SU 2447953 A SU2447953 A SU 2447953A SU 620976 A1 SU620976 A1 SU 620976A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
elements
bus
Prior art date
Application number
SU772447953A
Other languages
English (en)
Inventor
Владимир Иванович Недвига
Генрих Васильевич Боровиков
Иосиф Самуилович Димант
Original Assignee
Войсковая Часть 11284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 11284 filed Critical Войсковая Часть 11284
Priority to SU772447953A priority Critical patent/SU620976A1/ru
Application granted granted Critical
Publication of SU620976A1 publication Critical patent/SU620976A1/ru

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть нспопьаовано при реализации технических средств автоматики и вычисл тельных машин,
Известно устройство дп  сравнени  П чисел, содержащее регистры, триптеры, ane 4eнты -И, НЕ fll.
W
Устройство используетс  дп  определени  максимального числа в последователь нсюти случайных чисел. Недостатком этого устройства  вл етс  его сложност
Наиболее близким по технической суиь ности к изобретению  вл етс  ycTpot ство дл  сравнени  tt двоичных чисел, содержащее к узлов анализа, каждый из которых сотоит из кол Л1евого сдвигакнщего регистра, пр мой и инверсный выходы последнего разр да которого соединены соответственно с первым и вторым входами первого элемента И, выход которого подключен к первому входу второго элемента И, выход которого соединен с первым входом схемы сравнени , выход которой подключен ко входу установки
в нулевое состо ние триггера, пр мой выход которого .лсоединен со вторым входоц втор его элемента И, вход установк|1 в единичное состо ние которого подключен к первой управл ющей шине устройстг ва, зиементы ИЛИ, НЕ, элемент И (2.
Однако стирание информации в регист pax в процессе сравнени   е позвол ет осуществить сравнение W чисел в скольз щей выборке. Кроме тогО| дл  вывода результата сравнени  необходимо счить вать информацию tt регистров, что снижает быстродействие устройства.

Claims (2)

  1. Дл  повышени  быстродействи  в предлагаемом устройстве выходы вторых элементов И каждого узла (анализа соединены со входами элемент ИЛИ, выход которого подключен ко вторым входам схем сравнени  всех узлов анализа, первому входу элемента И и через элемент НЕ - ко второму входу элемента И, вторые входы первых элементов И всех узлов анализа и третий вход элемента И соединены со второй управл ющей щИной. На чертеже дана блок-схема предлагаемого устройства. Оно содержит ft узлов анализа 1,, 1л .... 1 , которые состо т из схем сравнени  2, Sgi ... 2д, триггеров Sj, З ... 3, элементов И 4|, 4, ... 4ц, кольцевых сдвигающих регистров 5, К элементов И 6, ... 6/f, элемент ИЛИ 7, элемент НЕ 8, элемент И 9, входную шину 10, управл ющие шины 11-13 выходную шину 14. Устройство работает следующим образом . Дл  выборки большого из п чисел на шину 11 управлени  подаетс  нулевой потенциал, при этом элементы И 6 и 9 открываютс  дл  пр мого и закрываютс  дл  инверсного входов. Перед началом сравнени  синхроимпульсом с управл ющей щины 12 триггеры 3, 3, .. S устанавливаютс  в положение 1, на ааемваты И 4, 4, ... 4f поступает с триггеров 3ji, ... 3 разрешаю- ищи потенциал. Прн подаче импульса сдв га на входную шину 10 устройства числ в кольцевых сдвигающих регистрах 3|, 3л, ... 3|f сдвигаютс  на одну позицию в сторону старших разр дов. При этом пр мой сигнал с выхода каждого регисо ра через элементы И 4, 4 , ..4ц поступает иа выходы элемента ИЛИ 7, на выходе которс  о возникает сигнал, если в сраэниваемом разр де хот  бы одного из чисел имеетс  i. Этот сигнал поступает на управл ющие входы каждой схемы сравнени  2|, 2л, ... При этом на выходе любой схемы сравнени  2|, 2j, ... 2f возникает сигнал сброса соответсгвующего триггера 3|, 32, ... 3 в том случае, если информаци  в сравниваемом разр де данного хольцевого сдви гающбго регистра 5, 5, ... 5 совпа-г дает с О. С триггеров 3, 3 ... 3fj на элемент И 4j, 4j,t ... 4fj поступает запрещающий потенциал дл  начала срав веви  следующей rpynnbi чисел, когда триггер 3i,3n4i ... 3 вновь, устанавл веетс  в положение 1 синхросигналом с шины 12 По окончании сдвига всех разр дов в результате сравнени  оказываютс  закрытыми выходы всех кольцевых сдвигаю щих регистров 5, Sn, ... 5 за исключением тгех, в которых записано максимальное число. Последовательный код на выходе элемента ИЛИ 7, представл ющий собой код наи ,большего из П чисел, через элемент И 9, открытый по пр мому входу, посту пает на выходную шину 14. Дл  выбора наименьшего из ft чисел на шину 11 управлени  подаетс  поте№циал и элементы И 6i, 6л, ... 6и 9 открываютс  по инверсным входам. При этом аналогично определ етс  максимальный инверсный код, который с помоицаю элемента НЕ 8, подключенного к выходу элемента ИЛИ 7 преобразуетс  в пр мой код соответствующий наименьшему из чисел. Так как информаци  в регистрах сдвиа в результате сравнени  не разрушает с , предложенна  схема позвол ет производить определение наибольшего или наименьшего числа в скольз щей выборке. Кроме того, исключаетс  необходимость считывани  результата сравнени  из регистров , что повьш1ает быстродействие устройства. Формула изобретени  Устройство дл  сравнени  П - двоичвых чисел, содержащее М узлов анализа, Каждый из которых состоит из ко ьцевого сдвигающего регистра, пр мой и инверсный выходы последнего разр да которого соединены соответственно с пер- . вым и вторым входами первого элемента И, выход которп о подключен к первому входу вгорогоэпемента И, вых од когорого соединен с первым входрмс хек« 1 сравнени , выход которой подключен ко входу установки в нулевое состо ние триггера, пр мой выход которого соединен со вторым входом второго элемента И, вход установки в единичное состо ние которого подключен к первой управл ющей шине устройства, элементы ИЛИ, НЕ, элемент И, отличающеес  тем, что, с целью повьш1ени  быстродействи , в ieM выходы вторых элементов И каждого узла анализа соединены со входами элемента ИЛИ, выход которого подключен ко вторым входам схем сравнени  всех узлов анализа, первому входу элемента И и через элемент НЕ - ко второ му входу элемента И, вторые входы первых элементов И всех узлов анализа и третий вход элемента И соединены : со второй управл ющей шиной. Источники информации, прин тые во внимание при экспертизе: 1.Авторское свидетельство СССР N9 369572, кл. Об F 7/02, 12.О6.70,
  2. 2.Авторское свидетельство СССР № 478305, кл. (% Об F 7/04, 18.05.72.
SU772447953A 1977-02-01 1977-02-01 Устройство дл сравнени п-двоичных чисел SU620976A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772447953A SU620976A1 (ru) 1977-02-01 1977-02-01 Устройство дл сравнени п-двоичных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772447953A SU620976A1 (ru) 1977-02-01 1977-02-01 Устройство дл сравнени п-двоичных чисел

Publications (1)

Publication Number Publication Date
SU620976A1 true SU620976A1 (ru) 1978-08-25

Family

ID=20693782

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772447953A SU620976A1 (ru) 1977-02-01 1977-02-01 Устройство дл сравнени п-двоичных чисел

Country Status (1)

Country Link
SU (1) SU620976A1 (ru)

Similar Documents

Publication Publication Date Title
SU620976A1 (ru) Устройство дл сравнени п-двоичных чисел
US4149258A (en) Digital filter system having filters synchronized by the same clock signal
GB1154673A (en) Improvements in or relating to Electronic Shift Registers.
SU637810A1 (ru) Устройство дл сортировки разр дных чисел
SU553683A1 (ru) Устройство сдвига цифровой информации
SU746503A1 (ru) Устройство дл определени максимального числа
SU696442A1 (ru) Устройство дл определени локальных экстремумов
JP2589884B2 (ja) ビットサーチ回路
SU544161A1 (ru) Устройство фазировани аппаратуры передачи информации циклическим кодом
SU555402A1 (ru) Устройство дл определени очередности выполнени заданий
SU809156A1 (ru) Устройство дл последовательногоВыдЕлЕНи ЕдиНиц из п-РАзР дНОгОКОдА
SU1278811A1 (ru) Устройство дл ситуационного управлени
SU1325462A1 (ru) Устройство дл сортировки двоичных чисел
RU2022353C1 (ru) Устройство для определения дополнения множества
SU723570A1 (ru) Устройство дл сдвига
SU932638A1 (ru) Устройство групповой синхронизации
SU1753475A1 (ru) Устройство дл контрол цифровых устройств
SU1615697A2 (ru) Устройство дл ввода информации
SU1441383A1 (ru) Устройство дл выделени экстремального числа
SU798810A1 (ru) Устройство дл сравнени весов кодов
SU731592A1 (ru) Распределитель импульсов
SU1043633A1 (ru) Устройство дл сравнени чисел
SU476601A1 (ru) Устройство сдвига цифровой информации
SU809166A1 (ru) Устройство дл определени числа,ближАйшЕгО K зАдАННОМу
SU842967A1 (ru) Запоминающее устройство