SU1070560A1 - Устройство дл моделировани сетевых графов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СЕТЕВЫХ ГРАФОВ, содержащее генератор импульсов, блок определени  рангов вершин графа, состо щий из матрицы формирователей дуг,каждый формирователь дуг которой содержит триггер, п элементов ИЛИ, п элементов и, п счетчиков , п схем сравнени  по числу столбцов матрицы (-« - число вершин графа), блок управлени , включающий реверсивный счетчик , выходы триггеров j-x столбцов (, п) формировател  дуг соединены с входами j-x элементов ИЛИ, выходы которых соединены с информационными входами соответствующих элементов И, выходы элементов И подключены к информационным входам соответствующих счетчиков, выходы которых соединены с первыми входами схем сравнени , вторые входы которых объединены и соединены с выходом реверсивного счетчика блока управлени , выход каждой j-й ( схемы сравнени  подключен к входам триггеров j-й строки (,n) матрицы формирователей дуг, выход генератора импульсов соединен с управл ющим входом блока управлени , управл клций выход которого соединен с управл ющими входами h элементов И блока определени  рангов вершин графа, отличающее с.  тем, что, с целью расширени  функциональных возможностей устройства путем определени  длительности -по русного выполнени  сетевого графа, в него введены блок регистрации, содержащий реверсивный счетчик, группу элементов И и сумматор, блок счетчиков длительности , содержащий три группы из п элементов И, п счетчиков и элемент ИЛИ, а блок управлени  дополнительно содержит.п ть элементов и, три элемента ИЛИ, два триггера,два элемента НЕ и формирователь импульсов , причем первый управл ющий вход блока управлени  соединен с первыми входами первого, второго третьего и четвертого элементов И блока управлени  и первыми входами i элементов И первой группы блока счетчиков длительности, вторые вхо (Л ды первого и второго элементов И блока управлени  объединены и подключены к единичному выходу первого триггера блока управлени  и вторым входам элементов И первой группы блока счетчиков длительности,третий вход первого элемента И блока , управлени  соединен с единичным выходом второго триггера блока управлени  , а выход - с вычитакицим входом реверсивного счетчика блока, регистрации , третий вход второго элеСП мента И и первый вход п того элеменО ) та И блока управлени  объединены и подключены к нулевому выходу второго триггера блока управлени  и к управл ющим входам элементов И группь блока регистрации, выход второго элемента И блока управлени  соединен с первыми входами первого и второго элементов ИЛИ блока управлени , вторые входы третьего и четвертого элементов И блока управлени  объединены и подключены к нулевому выходу первого триггера блока управлени , выход третьего элемента И блока управлени  соединен с суммирующим входом реверсивного счетчика блока управлени , выход четвертого элемента И

Description

блока управлени   вл етс  управл ющим выходом блока управлени , второй вход п того элемента И блока управлени  через первый элемент НЕ блока управлени  соединен с выходом реверсивного счетчика блока управлени , а выход - с первым входом генератора импульсов, второй вход которого  вл етс  пусковым входом устройства , второй вход первого элемента ИЛИ блока управлени   вл етс  входом установки исходного состо ни  устройства и соединен с нулевымвходом первого триггера блока управлени , управл к цими входами реверсивного счетчика блока управлени , сумматора блока регистрации, Ьчетчиков блока счетчиков длительности и счетчиков блока определени  рангов вершин графа, выход первого элемента ИЛИ блока управлени  подключен к единичному входу второго триггера блока управлени  и суммирующему входу реверсивного блока , регистрации, второй вход второго элемента ИЛИ блока управлени  соединен через формирователь импульсов с выходом второго элемента НЕ и единичным входом первого триггера блока управлени , а выход - с вычитающим входом реверсивного счетчика

блока управлени , входы третьего элемента ИЛИ блока управлени  соединены с выходами элементов ИЛИ блока определени  рангов вершин графа, а выход - с входом второго элемента НЕ блока управлени , выходы реверсивного счетчика блока регистрации соединены с информационными входами элементов и группы блока регистрации, выходы которых подключены к информационным входам сумматора, третьи входы элементов И первой группы блока счетчиков длительности соединены с выходами соответствующих схем срав )Нени  блока определени  рангов вершин графа, первые входы элементов И второй группы блока счетчиков длительности  вл ютс  инфррмационными входами устройства, вторые входы объединены и  вл ютс  управл ющим входом/устройства , а выходы объединены С выходами соответствующих элементов И первой группы блока счетчиков длительности и подключены к суммирующим входам счетчиков блока счетчиков длительности, выходда которых соединены через соответствующие элементы И третьей группы с входами элемента ИЛИ блока счетчиков длительности, выход которого соединен с нулевым входом . второго триггера блока управлени .

1

Изобретение относитс  к вычислительной технике и может быть использовано при исследовании сетевых графов.

Известно устройство дл  определени  кратчайшего пути в графе, содержащее генератор импульсов, выход которого подключен к входу блока управлени , и матрицу формирователей дуг, причем выходы формирователей дуг каждого столбца соединены с входами соответствующего элемента. ИЛИ Ci3.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  моделировани  сетевых графов, содержащее генератор -импульсов , выход которого подключен к входу блока управлени , матрицу формирователей дуг, выходы формирователей дуг каждого столбца соединены с входам соответствующего элемента ИЛИ, элементы И по числу столбцов , регистрирук цке счетчики, блоки сравнени  и счетчик числа импульсов, вход которого соединен с первыми входами элементов И и подключен к выходу блока управлени , при этом

выход счетчика числа им ульсов соединен с первыми входами блоков сравнени , выход каждого элемента ИЛИ подключен к второму входу соответствующего элемента И, выход которого соеj HHeH с входом соответствующего регистрирующего счетчика, Жаход кото- рого подключен к второму входу соответствующего бйока сравнени , выход

которого соединен с входами формирователей дуг соответствующей строки С2}.

Недостатком известных устройств  вл етс  невозможность определени 

длительности по русного выполнени  сетевого графа.

Цель изобретени  - расширение функциональных возможностей устройства путем определени  длительности по русного выполнени  сетевого

графа.

Поставленна  цель достигаетс  тем, что в устройство, содержащее генератор импульсов, блок определени  рангов вершин графа, состо щий

из матрицы формирователей дуг, каждый формирователь дуг которой родержит триггер, п элементов ИЛИ, n элементов И, n счетчиков, n схем сравнени  по числу столбцов матрицы (. г - число вершин графа), блок управлени , включакнций реверсивный счетчик, выходы триггеров j-x стобцов (,n) формировател  дуг соединены с входами j-x элементов ИЛИ, выходы которых соединены с ин формационными входами соответствующих элементов И, выходы элементов И подключены к информационным входам соответствующих счетчиков,выходы которых соединены с первыми входами схем сравнени , вторые входы которых объединены и соединены с выходом реверсивного счетчика бло ка управлени , выход каждой j-й (,n) схемы сравнени  подключен к входам триггеров j-й строки (j 1,n } матрицы формирователей дуг выход генератора импульсов соединен с управл ющим входом блока управлени , управл ющий выход которого сое динен с управл ющими входами n элементов И блока определени  рангов вершин графа,дополнительно введены блок регистрации, содержащий реверсивный счетчик, группу элементов И и сумматор, блок счетчиков длител ности, содержащий три группы из n элементов И, n счетчиков и элемент ИЛИ, а блок управлени  дополнительно содержит п ть элементов И, три элемента ИЛИ, два триггера, два элемента НЕ и формирователь импульсов , причем первый управл ющий вход блока управлени  соединен с первыми входами лервого, второго, третье го и четвертого элементов И блока управлени  и первыми входами элементов И первой группы блока счетчиков длительности, вторые входы первого и второго элементов И блока управлени  объединены и подклю .чены к единичному выходу первого триггера блока управлени  и вторым входам элементов и первой группы блока счетчиков длительности, третий вход первого элемента И блока управлени  соединен с единичным выходом второго триггера блока упра лени , а выход - с вычитающим входом реверсивного счетчика блока регистрации, третий вход второго элемента И и первый вход п того эле мента И блока управлени  объединены и подключены к нулевому выходу второго триггера блока управлени  и к управл ющим входам элементов И груп пы блока регистрации, выход второго элемента И блока управлени  соединен с первыми входами первого и вто рого элементов ИЛИ блока управлени , вторые входы третьего и четвертого элементов И схемы управлени  объединены и подключены к нулевому выходу первого триггера блока управлени , выход третьего элемента И блока управлени  соединен с суммирующим входом реверсивного счетчика блока управлени , выход четвертого элемента И блока управлени   вл етс  управл ющим выходом блока управлени , второй вход п того элемента И блока управлени  через первый элемент НЕ; блока управлени  соединен с выходом реверсивного счетчика блока управлени , а выход - с первым входом генератора импульсов, второй вход которого  вл етс  пусковым входом устройства, второй вход первого элемента ИЛИ блока управлени   вл етс  входом установки исходного состо ни  устройства, и соединен с нулевым входом первого триггера блока управлени , управл ющими входами реверсивного счетчика блока управлени , сумматора блока регистрации , счетчиков блока счетчиков длительности и счетчиков блока определени  рангов вершин графа, выход первого элемента ИЛИ блока управлени  подключен к единичному входу второго триггера блока управлени  и суммирующему входу реверсивного счетчика блока регистрации, второй вход второго элемента ИЛИ блока управлени  соединен через формирователь импульсов с выходо°м второго элемента НЕ и единичным входом первого триггера блока управлени , а выход - с вычитающим входом реверсивного счетчика блока управлени , входы третьего элемента ИЛИ блока управлени  соединены с выходами элементов ИЛИ блока определени  рангов вершин графа, а выход - с входом второго элемента НЕ блока управлени , выходы реверсивного счетчика -блока регистрации соединены с информационными входами элементов И группы блока регистрации, выходы которых подключены-к информационным входам сумматора, третьи входы элементов И первой группы блока счетчиков длительности соединены с выходами соответствующих схем сравнени  блока определени  рангов вершин графа, первые входы элементов И второй группы блока счетчиков длительности  вл ютс  информационными входами устройства, вторые входы объединены и  вл ютс  управл ющим входом устройства, а выходы объединены с выходами соответствующих элементов И первой группы блока счетчиков длительности и подключены к суммирующим входам счетчиков блока счетчиков длительности , выходы которых соединены через соответствующие элементы И третьей группы с входами элемента ИЛИ блока счетчиков длительности, выход которого соединен с нулевьм входом второго триггера блока управлени . 1 На чертеже приведена структурна  схема устройства. Устройство содержит блок 1 регистрации , блок 2 управлени , блок 3 счетчиков длительности, блок 4 определени  рангов вершин графа, генератор 5 импульсов, вход 6 установки исходного состо ни  устройства , пусковой вход 7 устройства, информационные входы 8 и 9 устройства и управл ющий вход 10 устройства. Блок 1 регистрации включает реверсивный счетчик 11, группу элементов И 12 и сумматор 13. Блок 2 управлени  содержит элемент И 14, элемент ИЛИ 15, триггер 16, реверсивный счетчик 17, элемент И 18, элемент ИЛИ 19, элемент И 20, i формирователь 21 импульсов, элемент И 22, триггер 23, элемент НЕ 24, элемент ИЛИ 25, а также элементы НЕ 36 и И 37. Блок 3 счетчиков длительности состоит из элемента ИЛИ 2.6, группы элементов И 27, группы счетчиков 28, группы элементов И 29 ч группы элементов И 30. Блок 4 определени  рангов вершин графа содержит группу схем 31 сравнени , группу счетчиков 32,. группу элементов И 33, группу элементов ИЛИ 34 и матрицу из триггеров 35 фо мирователей дуг. Устройство работает следующим об разом. Первоначально в блок 4 заноситс  информаци  о топологии моделируемог графа сети. При этом сигналы, посту пак дие на входы триггерюв 35 формирователей дуг, моделирующих ветви графа, устанавливают их в единичное состо ние. Соответствующий триггер формирователей дуг определ етс  пересечением строки с номером, равным номеру начального узла моделируемой ветви, и столбца с номером, равным номеру ее конечного узла. После занесени  исходной информации на вы ходах элементов 34, объедин ющих выходы триггеров 35 формирователей дуг в столбцах, соответствующих начальным узлам моделируемого графа, имеютс  низкие потенциалы, так как в однонаправленном графе без циклов и петель начальные узлы не содержат вход щих ветвей и триггеры формирователей дуг, наход щиес  в этом столбце, будут в нулевом состо нии. Сигнал начальной установки, пост пающий на вход б устройства, подает с  далее на управл ющие входы сумматора 13, счетчиков 17, 28 и 32, н левой ВХОД триггера 23 и обнул ет и Этот же сигнал поступает на первый вход элемента ИЛИ 15, а с его выхода - на единичный вход триггера 16 и на суммирующий вход счетчика 11. При этом на соответствующих выходах 0 триггеров 23 и 16 по вл етс  единичный потенциал, а на счетчике 11 устанавливаетс  единичный код во всех разр дах. Сигнал на входе 10 разрешает прием на счетчик 28 пр мого кода длительностей соответствующих узлов графа, поступающих на Входы 9 устройства . Сигнал на входе 10, поступа  на управл ющие входы элементов И 29, разрешает прохождение через них сигналов с входов 9 пр мого кода длительности счета соответствующего узла графа, который поступает на вторые входы элементов И 29. С выходов элементов И 29 код коступает на информационные входы счетчиков 28, где и запоминаетс . С поступлением пускового сигнала с входа 7 на первый вход генератора 5 импульсов на его выходе по вл ютс  сигналы, синхронизирующие работу устройства. Единичный потенциал с первого выхода триггера 23 подаетс  на вторые входы элементов И 22 и 20 и разрешает прохождение поступающих на первые их входы сигналов с выхода генератора импульсов. Сигнал с выхода элемента И 2О,поступающий на суммирующий вход счетчика 17, прибавл ет к его содержимому 1. Одновременно сигнал с выхода элемента И 22 поступает на управл ющие входы элементов И 33, Нри этом сигналы не проход т через элементы И 33 на входы счетчиков 32 тех столбцов, все триггеры 35 которых наход тс  в нулевом состо нии. Далее содержимое счетчиков 32 поступает на первые входы схем 31 сравнени  соответствующего столбца, на вторые входы которых подаетс  информаци  со счетчика 17. При несовпадении показаний счетчиков 17 и 32 схема 31 сравнени  вырабатывает импульс, который сбрасывает в нулевое состо ние триггеры 35 формирователей дуг строки с HC iepoM, равным, .номеру столбца, в схеме сравнени  которого не произошло сравнени . С по влением очередного сигнала на Ьыходе генератора импульсов процесс повтор етс . Вычислительный процесс продолжаетс  до тех пор/ пока все триггеру 35 не будут обнулены. Как только последний из них обнулитс , нулевые сигналы с выходов Элементов ИЛИ 34 поступ т на входы элемента ИЛИ 25, а с ег выхода - на вход элемента НЕ 24. По ркзршйс  на его выходе единичный сигнал поступит ка единичный вход триггера 23 и переведет ,его в единичное состо ние. Сигнал с выхода элемента НЕ 24 поступит также на вход формировател  21 импульсов , с его выхода - на вход элемента ИЛИ 19, с выхода которого на вычитающий вход счетчика 17. Это . необходимо дл  получени  на счетчике 17 кода, равного номеру максимального ранга. При по влении данного кода на счетчике 17 на выходах схем 31 сравнени , соответствующих узлам графа максимального

ранга, по витс  единичный сигнал, который поступит на входы выбранных элементов И 30 на вторые входы которых поступит единичный потенциал с единичного выхода триггера 23, поэтому поступающие на первые входы этих элементов сигналы с выхода генератора импульсов будут проходить через них на суммирующий вход счетчиков 28, увеличива  их содержимое на единицу. Этот же импульс с генератора импульсов, поступа  на вычитающий вход счетчика 11 через элемент И 14, вычтет из его содержимого единицу. Импульс с генератора импульсов, поступив на первый вход элемента И 14.,проходит через него, так как на два других входа поданы разрешающие потенциалы: на второй вход - с выхода триггера 23, а на третий - с выхода триггера 16.

Процесс предсуммировани  единицы к содержимому счетчиков 28, соответствующих узлам графа,вход щим в наивысший ранг-, и одновременное вычитание единицы из содержимого счетчика 11 продолжаетс  до тех пор, пока не будет заполнен первый из счетчиков 28 этой группы. При этом на счетчике 11 будет зафиксирован код, равный длительности выполнени  узла графа, у которого она максимальна в данном ранге. Фиксаци  содержимого счетчика 11 происходит за счет того, что единичный код, поступивщий на входы одного из элементов И 27, вызывает по вление сигнала на его выходе, который через элемент ИЛИ 26 поступает на первый вход триггера 16 и.переводит его в нулевое состо ние. При этом по вившийс  на выходе триггера 16 единичный сигнал, поступив на управл ющие входы элементов И 12, разрешает прохождение через него кода со счетчика j1 на входы сумматора 13. В этом случае на сумматоре оказываетс  код, равный максимальной длительности из длительностей узлов наивысшего ранга.

Кроме того, единичный потенциал с выхода триггера 16 подаетс  на третий вход элемента И 18 и вместе с единичным потенциалом с выхода триггера 23, который подаетс  на

второй вход, разрешает прохождение через элемент И 18 поступившего на его первый вход импульса с генератора 5 импусов. Сигнал с выхода элемента И 18 поступает на

второй вход элемента ИЛИ 15 и с его выхода на суммирующий вход счетчика 11, устанавлива  на нем вновь единичный код во всех разр дах, и на единичный вход триггера 16. Сигнал

с выхода элемента И 18 подаетс  также на первый вход элемента ИЛИ 19 и с его выхода на вычитающий вход счетчика 17. Вычитание единицы из содержимого счетчика 17 (счетчика

.номера ранга) и перевод в единичное состо ние триггера 16 позвол ют с приходом очередного импульса с генератора импульсов начать процесс вы влени  узла графа с максимальной

длительностью в следующем ранге и подсуммирование соответствующего кода к содержимому сумматора.

По окончании этого процесса при обнулении счетчика 17 в сумматоре

13 оказываетс  код, равный времени счета по графу, узлы которого предварительно распределены по рангам . Этот процесс оканчиваетс  тогда, когда к содержимому сумматора 13 подсуммируетс  длительность максимального узла нулевого ранга и код в нем становитс  равнь1м времени счета по графу, узлы которого предварительно распределены по рангам.При -STOM генератора 5 импульсов будет

остановлен сигналом с выхода элемента И 37, на первый вход которого подаетс  единичный сигнал с нулевого выхода триггера 16, а .на второй вход - сигнал с выхода второго элемента НЕ 36, который инвертирует сигнал с выхода счетчика 17.

Таким образом, устройство предварительно распредел ет граф по рангам а затем дл  всех рангов вы вл ет

узлы с максимальной длительностью выполнени  и суммирует коды длительностей , им соответствующие, что расшир ет функциональные возможности устройства путем определени  длительности по русного выполнени  сетевого графа.

Claims (1)

1. УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СЕТЕВЫХ ГРАФОВ, содержащее генератор импульсов, блок определения рангов вершин графа, состоящий из матрицы формирователей дуг,каждый формирователь дуг которой содержит триггер, η элементов ИЛИ, η элементов И, η счетчиков , η схем сравнения по числу столбцов матрицы (.·-«- число вершин графа) , блок управления, включающий реверсивный счетчик, выходы триггеров j-x столбцов (j=l, п) формирователя дуг соединены с входами j-x элементов ИЛИ, выходы которых соединены с информационными входами соответствующих элементов И, выходы элементов и подключены к информационным входам соответствующих счетчиков, выходы которых соединены с первыми входами схем сравнения, вторые входы которых объединены и соединены с выходом реверсивного счетчика блока управления, выход каждой j-й (j=l, η) схемы сравнения подключен к входам триггеров j-й строки (j=l,n) матрицы формирователей дуг, выход генератора импульсов соединен с управляющим входом блока управления, управляющий выход которого соединен с управляющими входами й элементов И блока определения рангов вершин графа, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем определения длительности поярусного выполнения сетевого графа, в него введены блок регистрации, содержащий реверсивный счетчик, группу элементов И и сумматор, блок счетчиков длительности, содержащий три группы из η элементов И, η счетчиков и элемент ИЛИ, а блок управления дополнительно содержит.пять элементов и, три элемента ИЛИ, два триггера,два элемента НЕ и формирователь импульсов, причем первый управляющий вход блока управления соединен с первыми входами первого, второго третьего и четвертого элементов И блока управления и первыми входами элементов И первой группы блока счетчиков длительности, вторые входы первого и второго элементов И блока управления объединены и подключены к единичному выходу первого триггера блока управления и вторым входам элементов и первой группы блока счетчиков длительности,третий вход первого элемента И блока управления соединен с единичным выходом второго триггера блока управления , а выход - с вычитающим входом реверсивного счетчика блока, регистрации, третий вход второго элемента И и первый вход пятого элемента И блока управления объединены и подключены к нулевому выходу второго триггера блока управления и к управляющим входам элементов И групп блока регистрации, выход второго эле мента И блока управления соединен с первыми входами первого и второго элементов ИЛИ блока управления, вторые входы третьего и четвертого элементов И блока управления объединены и подключены к нулевому выходу первого триггера блока управления, выход третьего элемента И блока управления соединен с суммирующим входом реверсивного счетчика блока управления, выход четвертого элемента И

   SU „1070560 блока управления является управляющим выходом блока управления, второй вход пятого элемента И блока управления через первый элемент НЕ блока управления соединен с выходом реверсивного счетчика блока управления, а выход - с первым входом генератора импульсов, второй вход которого является пусковым входом устройства, второй вход первого элемента ИЛИ блока управления является входом установки исходного состояния устройства! и соединен с нулевымвходом первого триггера блока управления, управляющими входами реверсивного счетчика блока управления, сумматора блока регистрации, Рчетчиков блока счетчиков длительности и счетчиков блока определения рангов вершин графа, выход первого элемента ИЛИ блока управления подключен к единичному входу второго триггера блока управления и суммирующему входу реверсивного блока регистрации, второй вход второго элемента ИЛИ блока управления соединен через формирователь импульсов с выходом второго элемента НЕ и единичным входом первого триггера блока управления, а выход - с вычитающим входом реверсивного счетчика блока управления, входы третьего элемента ИЛИ блока управления соеди- ; йены с выходами элементов ИЛИ блока определения рангов вершин графа, а выход - с входом второго элемента НЕ блока управления, выходы реверсивного счетчика блока регистрации соединены с информационными входами элементов и группы блока регистрации, выходы которых подключены к информационным входам сумматора, третьи входы элементов И первой группы блока счетчиков длительности соединены с выходами соответствующих схем сравнения блока определения рангов вермин графа, первые входы элементов И второй группы блока счетчиков длительности являются инфррмационными входами устройства, вторые входы объединены и являются управляющим; входом/устройства, а выходы объединены с выходами соответствующих элементов И первой группы блока счетчиков длительности и подключены к суммирующим входам счетчиков блока счетчиков длительности, выхода которых соединены через соответствующие элементы И третьей группы с входами элемента ИЛИ блока счетчиков длительности, выход которого соединен с нулевым входом . второго триггера блока управления.