SU1229770A1

SU1229770A1 - Устройство дл моделировани системы св зи

Info

Publication number: SU1229770A1
Application number: SU843761357A
Authority: SU
Inventors: Валерий Николаевич Барулин; Владимир Валентинович Гуденко; Владимир Константинович Норель; Анатолий Петрович Харьков
Original assignee: Предприятие П/Я А-7162
Priority date: 1984-06-26
Filing date: 1984-06-26
Publication date: 1986-05-07

Abstract

Изобретение относитс к вычислительной технике и технике св зи и может быть использовано дл моделировани систем св зи с различными техническими характеристиками канала св зи. Цель изобретени - расширение функциональных возможностей устройства за счет моделировани систем св зи с изменением кратности передачи сообщений и моделировани вставок информации. Цель изобретени достигаетс за счет введени дополнительного генератора случайного потока импульсов , датчика случайных чисел, последовательно соединенных счетчика кратности и триггера и блока индикации, на выходе которого индищгруетс количество первичных кодов, количество сообщений, поступающих в канал св зи и количество сообщений, правильно прин тых на приемной стороне. 2 ил. « ю ю sj

Description

Изобретение относитс к вычислительной технике и технике св зи и может быть использовано дл моделировани систем св зи с различными техническими характеристиками канала св зи.

Целью изобретени вл етс расширение функциональных возможностей устройства за счет моделировани систем св зи с изменением кратности передачи сообщений и моделировани вставок информации.

На фиг.1 представлена структурна схема устройства дл моделировани системы св зи; на фиг.2 - структурна схема блока обработки.

Устройство дл моделировани системы св зи содержит последовательно соединенные первый датчик t случайных чисел и первый коммутатор 2, последовательно соединенные первый генератор 3 случайного потока импульсов , элемент НЕ 4, второй коммутатор 5, блок 6 обработки, счетчик 7 правильно прин тых сигналов, блок 8 индикации, генератор 9 тактовых импульсов , элемент 10 задержки, ре- ;гистр 11, элемент ИЖ 12, второй датчик 13 случайных чисел, третий коммутатор 1А, второй генератор 15 случайного потока импульсов, счетчик 16 переданных сигналов, триггер 17, счетчик 18 кратности, счетчик 19 переданных сообщений.

Блок обработки (фиг.2) содержит четыре коммутатора 20, четыре регистра 21, шесть блоков 22 сравнени , триггер 23, элемент 24 задержки,счетчик 25 и дешифратор 26, элемент ИЛИ 27 м элемент И 28.

Структурна схема блока 6 обработки приведена дл кратности передачи сообщений равной четырем. При большей кратности необходимо увеличить количество коммутаторов 20,регистров 21 и блоков 22 сравнени .

Устройство дл моделировани системы св зи работает следующим образом .

Генератор 9 генерирует последовательность импульсов, определ ющих частоту поступлени сообщений в канал св зи. Эта последовательность аналогична исходному потоку сообщений , подлежащему передаче, но каждое из сообщений представлено в нем К импульсами.

Количество импульсов, поступивших на выход генератора 9-импульсов, подсчитываетс вторым счетчиком 16.

Счетчик 18 кратности и триггер 17 предназначены дл моделировани час-. тоты поступлени исходных сообщений. Оператор устройства задает кратность передачи сообщений К с изменени емкости счетчика 18 кратности. При К кратной передаче емкость устанавливаетс равной (К-1). Импульсы с выхода генератора 9 импульсов поступают на первый вход триггера 17 и-на вход счетчика 18 кратности. Триггер 17 уст 1навливаетс при этом в состо ние О, При поступлении К-го импульса на вход счетчика 18 кратности содержимое счетчика составл ет код (К-1). При этом содержимое счетчика 18 кратности обнул етс , и на его выходе по вл етс управл ющий сигнал, посту- паюищй на второй вход триггера 17. Триггер 17 устанавливаетс в состо ние 1. На выходе триггера 17 по вл етс импульс, имитирующий одно сообщение исходного потока сообщений. Этот импульс поступает на вход счетчика 19, который подсчитывает количество сообщений в исходном информационном потоке.

Датчик 1 случайных чисел генерирует случайные коды, имитирующие коды сообщений. С выхода датчика 1 случайных чисел коды поступают на вход коммутатора 2. В момент по влени им;аульса управлени на выходе счетчика 18 кратности на управл ющий вход коммутатора 2 поступает сигнал, разрешающий прохождение кода, имитирующего сообщение, на вход регистра 11. С выхода генератора 9 импульсы управлени через элемент 10 задержки поступают на вход регистра 11. При поступлении на вход регистра 11 очередного импульса управлени иа его выходе по вл етс код, имитирующий сообщение, поступающее в канал св зи. Поскольку на информационный вход регистра 11 новый код поступает только через К управл ющих импульсов (от генератора 9 импульсов), то с выхода регистра 11 К раз подр д с частотой., определ емой генератором 9, в канал св зи поступает один и тот же код, имитиру К-кратную передачу сообщени по каналу св зи.

Датчик 13 случайных чисел предназначен дл генерации кодов, имити- РУЮ1ЦИХ информационные вставки, кото3

рые могут по витьс при подаче сообщений по реальному каналу св зи. Коды вставок поступают на информационный вход третьего коммутатора 14. Врем поступлени кода вставки с выхода коммутатора 14 на вход элемента ИЛИ 12 определ етс вторым генератором случайного потока импульсов, который в случайные моменты времени на управл ющий вход коммутатора 14 сигналы, разреша прохождение кодов вставок,

С выхода элемента ШТИ 12 коды информационных сигналов и помех поступают на информационньй вход коммутатора 5, который предназначен дл моделириван выпадени отдельных информационных кодов из -информационного потока, которое сопровождает процесс передачи сообщений по реальному каналу св зи.

В случайные моменты времени на выходе генератора 3 случайного потока импульсов по вл ютс импульсы, которые через элемент НЕ 4 поступают на управл ющий вход коммутатора 5, запреща прохождение отдельных информационных Кодов через коммутатор на вход блока 6 обработки.

На второй и третий входы блока 6 обработки поступают импульсы с выхода генератора 9 импульсов и с выхода счетчика 18 кратности. Блок 6 обработки предназначен дл анализа кодов, поступан цих на его вход. Если правильно прин ты хот бы два кода из К, то на выходе блока 6 обработки по вл етс импульс, поступающий на вход счетчика 7, который подсчитывает количество правильно прин тых кодов исходной последовательности сообщений.

Блок 6 обработки работает следующим образом.

Информационньй код через первый вход блока 6 обработки поступает на информационные входы четырех коммутаторов 20. Управл ющие импульсы с выхода генератора 3 импульсов через второй вход блока 6 обработки поступают на вход элемента 24 задержки, который совместно со счетчиком 25 (обнул емым управл ющими импульсами с выхода счетчика 18 кратности, поступающими через третий вход блока 6 на вход учетчика 25)и дешифратором 26 обеспечивают генерацию управл ющих сигналов, поступакицих на управл ющие

297704

входы всех комментаторов 20. При этом первый поступивший (после обнулени счетчика 25) код проходит через первый коммутатор 20 на вход первого J регистра 21, второй код проходит через второй коммутатор 20 на вход второго регистра 21 и т.д. с выходов регистров 21, которые предназначены дл оперативного хранени прин тых

10 кодов, коды поступают на входы соот- ветствукщнх блоков 22 сравнени и сравниваютс между собой. Если совпали хот бы два кода из прин тых, то на выходе соответствующего блока 22

f5 сравнени по вл етс импульс, который поступает на соответствующий вход элемента ИЛИ 27. С выхода элемента ИЛИ 27 импульс поступает на вход элемента И 28. .

20 Импульс с выхода счотчика 18 кратности через третий вход блока 6, поступающий на вход триггера 23, устанавливает Триггер 23 в состо ние О. При этом на второй вход эле5 мента И 28 поступает управл ющий сигнал, открывающий этот элемент И 28. Если на вход элемента И 28 поступает импульс, то с выхода элемента И 28 импульс поступит на выход

g блока 6 обработки и на второй вход триггера 23. Триггер 23 при этом будет в состо нии 1, а элемент И 28 закроетс .

Таким образом, на блоке 8 индика- 5 ции индицируетс количество первичных кодов, количество сообщений, поступающих в канал св зи, и количество сообщений, правильно прин тых на приемной стороне.

0

Claims

Формула изобретени

Устройство дл моделировани системы св зи, содержащее последовательно соединенные первый датчик случайных чисел, первый коммутатор и регистр , вход считывани которого сое- динен с выходом элемента задержки, последовательно соединенные первый

генератор случайного потока импульсов , элемент НЕ, второй коммутатор, выход которого подключен к информа- ционйому входу блока обработки, счетчик правильно прин тых сигналов, выход которого подключен к первому сигнальному входу блока индикации, последовательно соединенные генератор тактовых импульсов, счетчик переданных сигналов, выход которого соединен с вторым сигнальным входом блока индикации счетчик переданных сообщений, выход которого соединен с третьим сигнальным входом блока индикации, выход генератора тактовых импульсов соедиН ен с Е1ходом элемента задержки, отличающеес тем, что, с целью расширени функ

циональных возможностей за счет моделировани систем с изменением кратности передачи и вставками в передаваемые сообщени , оно дополнительно содержит второй генератор случайного потока импульсов,, второй датчик случайных чисел, выход которого подключен к информационному входу третьего коммутатора, вьпсод которого соединен с первым входом элемента ИЛИ последовательно соединенные очетчик кратности и триггер, блок обработки содержит группу коммутаторов, группу регистров, (К-1) группу схем сравнени (к - кратность передачи),триг- гер, последовательно соединенные элемент задержки, счетчик и дешифратор , последовательно соединенные элемент ИЛИ и элемент И, причем информационным входом блока обработки вл ютс информационные входы коммутаторов группы, выход триггера соединен с другим входом элемента И, каждый из выходов дешифратора подключен к управл ющему входу соотвстствую

0

5

,| 5

0

щего коммутатора группы, выход которого соединен с входом соо ветствую- щего регистра группы, выходы схем сравнени группы подключены к соответствующим входам элемента ИЛИ, Выход элемента И вл етс выходом блока обработки и подключен к первому входу триггера, М- группа схем сравнени (М 1, К-1) содержит (К-М) схем сравнени , выход М-го регистра группы подключен к первым входам схем сравнени М-й группы, а,вторые входы схем сравнени М-й группы подключены соответственно к выходам регистров группы с номером (), вход элемента задержки блока обработки подключен к выходу генератора тактовых импульсов устройства, а установочный вход счетчика и второй вход триггера блока обработки объе- динены и соединены с выходом переполнени счетчика кратности и управл ю- входом первого коммутатора устройства ,, выход второго генератора случайного потока импульсов подключен к управл нлцему входу третьего комментатора, второй вход элемента ИЛИ. соединен с выходом регистра, а выход элемента ИЛИ подключен к управл ющему входу второго коммутатора, выход генератора тактовых импудьсов соединен с другим входом триггера устройства и входом счетчика кратности .

Фиг. 1

Редактор Р.Цицика

Составитель В.Фукалов

Техред Г.Гербер Корректор А.Ференц

Заказ 2451/49 Тираж 671Подписное

ВНИИПИ Государственного кo mтeтa СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственн(-полиграфическое предпри тие, г.Ужгород, ул. Проектна , 4

фаг. 2