SU1076909A1 - Устройство дл исследовани путей в графе - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ИССЛЕДОВАНИЯ ПУТЕЙ В ГРАФЕ, содержащее матрицу формирователей дуг, выходы ij-ro формировател  дуги которой через i -и элемент ИЛИ группы соединены с. первым входом ) -го элемента И первой группы, генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, выход первого из которых соединен с входом вычитающего счетчика, выход которого соединен с входом дешифратора нул  и с входом первого дешифратора состо ни , j-a выход которого соединен с первьом входом 3 -го элемента И второй группы непосредственно, а с первым входом 3-го элемента И третьей группы- через соответствующий элемент задержки , выход -го элемента И третьей группы через соответствующий регистр соединен с вторыми входами j -х элементов И первой и второй групп, выход первого из которых соединен с соответствующим входом узла выбора максимума, числовой выход которого соединен с первым входом сумматора, выход j-го элемента И второй группы соединен с соответствующим входом элемента ИЛИ, выход которого соединен с вторым входом сумматора, выход которого соединен с вторыми BxoflaiviH элементов И третьей группы, пр мой выход дешифратора нул  соединей с вторым входом первого элемента И, третий вход которого  вл етс  входом пуска устройства, а инверсный выход дешифратора нул  соединен с вторым входом второго элемента И, выход которого через суммирующий счетчик соединен с входом второго дешифратора состо ни ,j -и выход которого соединен с первым входом j-ro элемента И четвертой группы, вторые входы которых подключены к выходу j -го триггера группы, о тличаюцеес  тем, что, с целью сокращени  аппаратурных затс о рат, оно содержит п тую группу элементов И, первые входы которых подключены к соответствующим поразр дным выходам узла выбора мак- симума, а вторые объединены и подключены к инверсному выходу дешифратора нул , выход j -го элемента И п той группы соединен с входом j -го группы, выход j -го элемента И четвертой группы и j -и выход первого дешифрато« | ра состо ни  соединены соответст05 венно с первыми и вторыми входами опроса формирователей дуг j -и строки матри1Хы.. .. 2. Устройство по п. 1, отличающеес  тем, что формирова;о тель дуги содержит триггер и элемент И-ИЛИ, первый и второй входы которого подключены соответственно к первому и второму входам опроса формировател  дуги, третий вход элемента И-ИЛИ подключен к выходу триггера, а выход элемента И-ИЛИ  вл етс  выходом формировател  дуги.

Description

И.зобретение относитс  к вычисли тельной технике и может быть испол зовано при исследовании параметров сетевых графов, а также при аппара ной реализации в специализированны процессорах макрокоманды определен максимальных критических путей в графах. Известно устройство дл  исследо ни  путей в графах, содержащее мат рицу пхп триггеров формировани  дуг графа и генератор тактовых импульсов , выход которого соединен с первым входом элемента И, второй вход которого  вл етс  входом устр ства, по числу триггеров формирова ни  дуг-- элемента И, по числу столб цов матрицы элементы ИЛИ, элементы задержки, регистры, первые, вторые и третьи группы элементов И, групп элементов ИЛИ, многовходовой cyMivia тор, узел выбора максимума, дешифр тор, элемент НЕ и :Е еверсивный счет чик ij . Недостатком данного устройства  вл ютс  ограниченнне функциональные возможности из-за невозможности индентификации вершин графа, образующих максимальный критический путь. Наиболее близким к предлагаемому  вл етс  устройство дл  исследовани  путей в графах, содержащее матрицу формирователей дуг, выходы ij-ro формировател  дуги которой через j -и элемент ИЛИ группы соеди нены с первым входом -то элемента И первой группы, генератор такто вых импульсов, выход которого соеди нен с первыми входами первого и вто рого элементов И, выход первого из которых соединен с входом вычитающего счетчика, выход которого соеди нен с входом дешифратора нул  и с входом первого дешифратора состо т ни , t -и выход которого соединен с первым входом i -го элемента И второй группы непосредственно, а с первым входом { -го элемента И третьей группы через соответствуюьдий элемент задержки, выход -го элемента И третьей группы через соответствующий регистр соединен с вторыми входами j -х элементов И первой и второй группы, выход первого из которых соединен с соответствующим входом узла выбора максимума , числовой выход которого сое динен с первым входом суглматора, выход I -го элемента И второй группы соединен с соответствующим входом элемента ШШ, выход которого соединен со вторым входом сумматора, выход которого соединен с вторыгди вхо элементов И третьей группы, пр мой выход дешифратора нул  соединен с вторым ВХОДОМ первого элеMetiTa И, третий вход которого  вл етс  входом пуска устройства, а инверсный выход дешифратора нул  соеди ней с вторым входом второго элемента И, выход которого через суммирующий счетчик соединен с входом второго дешифратора состо ни , i-й выход которого соединен с первым входом элемента И четвертой группы, вторые входы которых подключены к выходу 1 -го триггера группы. Недостатком известного устройства  вл етс  низка  надежность ввиду больших аппаратных затрат. Цель изобретени  - сокращение аппаратурных затрат. Указанна  цель достигаетс  тем, что устройство дл  исследовани  путей в .графах, содержащее матрицу формирователей дуг, выходыfj-го формировател  дуги которой через « -ый элемент ИЛИ группы соединены с первым входом j -го элемента И первой группы, генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, выход первого из которых соединен с входом вычитающего счетчика, выход которого соединен с входом дешифратора нул  и с входом первого дешифратора состо ни , j -и выход которого соединен с первым входом j -го элемента И второй группы непосредственно , а с первым входом j-го элемента И третьей группы через соответ ствующий элемент задержки, выход j-го элемента И третьей группы через соответствующий регистр соединен с вторыми входами j -х элементов И первой и второй групп, выход первого из которых соединен с соответствующим входом узла выбора максимума, числовой выход которого соединен.с первым входом сумматора, выходу -го элемента И второй группы соединен с соответствующим входом элемента ИЛИ, выход которого соединен с вторым входом cyMj/iaTopa, выход которого соединен с вторы11и входами элементов И третьей группы, пр мой выход дешифратора нул  соединен с вторым входом первого элемента И, третий вход которого  вл етс  входом пуска устройства, а инверсный выход дешифратора нул  соединен с вторым входом второго элемента И, вы ход которого через суммирующий счетчик соединен с входом второго дешифратора состо ни , j -и выход которого соединен с первым входом J-гО элемента И четвертой группы, вторые входы которых подключены к выходу J -го триггера группы, содержит п тую группу элементов И, первые которых подключены к соответствующим поразр дным выходам узла выбора максимума, а вторые входы ( Объединены и подключены к инверсному выходу дешифратора нул , выход J-го элемента, И п той группы, соеди не -с входом j -го триггера группы, выход j -го элемента И четвертой гру пы и j -и выход первого дешифратора состо ни  соединены соответственно с первыми и вторыми входами опроса ;формирователей дуг j-й строки матрицы . Формирователь дуги содержит триг гер и элемент И-ИЛИ, первый и второ входы которого подключены соответст венно к первому и второму входам оп роса форми 1овател  дуги, третий вхо элемента И-ИЛИ подключен к выходу триггера, а выход элемента И-ИЛИ  вл етс  выходом формировател  дуги На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 то же, узел выбора максимума. Устройство содержит матрицу 1 формирователей дуг, группу 2 элементов ИЛИ, группу 3 элементов И, элементы. 4 - 4 задержки, регистры 54 - 5„, группу 6 элементов И, группу 7 элементов И, элемент ИЛИ 8 сумматор 9, узел 10 выбора максимума , группу 11 элементов И, группу 1 триггеров, группу 13 элементов И, генератор 14 тактовых импульсов, эл менты И 15 и 16, вычитающий счетчик 17, дешифратор 18 состо ни , су мирующий счетчик 19, дешифратор 20 состо ни , вход 21 пуск-а и дешифратор 22 нул . Матрица 1 формирователей дуг содержит формирователи 23 дуг. Формирователи 23 дуг содержат входы 24 и 25 опроса, триггеры 26 и элементы И-ИЛИ 27. Узел 10 выбора максимума содержит элементы илИгНЕ 2 поразр дные блоки 29 переноса, выходы 30 и 31 и входы 32. Поразр дные блоки 29 переноса содержат груп пы 33 элементов И и ИЛИ. Группы 33 элементов И и ИЛИ содержат элементы ИЛИ 34 и элементы И 35. Узел 10 работает следующим образом . Входы 32 подключены к выходам соответствующих элементов И 7, выходы 30 соединены с входом сумматора 9, а. выходы 31 соединены с одними из входов соответствующего элемента И 11. В первый момент анализи руютс  старшие разр ды кодов чисел. Если хот  бы один из старших разр дов кодов равен 1, то на выходе элемента ИЛИ-НЕ 28( сформируетс  нулепой сигнал, при этом, если стар ший разр д {-го числа {i I...,n) равен О, то все разр ды li -го числа не проход т через элементы И 35 1,-й группы первого узла 29 переноса . Если старший разр д i -го числа равен 1, то все разр ды i -го числа проход т через элементы И 35 i -и группы первого узла 29| переноса. Если старшие разр ды всех кодов чисел равны О, то на выходе.элемента ИЛИ-НЕ 28, сформируетс  1, котора  дает разрешение на прохождение всех кодов чисел через элементы И 35 первого узла 29 переноса . Таким образом, на выходе элемента И 35 первого узла 29 переноса формируютс  разр ды кодов чисел, начина  со второго nom-fi разр ды. Вторым элементом ИЛИ-НЕ 28 поразр дного узла 29 переноса анализируютс  вторые по старшинству разр ды чисел таким же образом, как и старших разр дов, и т.д. Таким образом. код номера экстремального числа получаетс  путем совпадени  всех сигналов запрета, сформированных в каждом поразр дном узле 29 переноса . На выходах 30 получаетс  обратный код экстремального числа. Устройство работает следующим образом. Первоначально в матрицу 1 заноситс  информаци  о топологии моделируемого графа (сети). При этом триггеры 26, моделирующие ветви графа, устанавливаютс  в единичное состо ние. Соответствующий триггер 26 определ етс  пересечением строки с номером, равным номеру начального узла моделируемой ветви, и столбца с номером, равным номеру ее конечного узла. В регистры 5 занос тс  коды чисел, соответствующие весам вершин Ц,В счетчик 17 заноситс  код числа вершин в моделируемом графе, а счетчик 1.9 находитс  в нулевом состо нии. При этом исходна  информаци  о графе заноситс  в модель в пор дке, при котором наименьший номер (первый) имеет начальна  вершина, а наибольший конечна  вершина. В единичное состо ние устанавливаетс  также триггер 12, соответствующий начальной вершине. Такое занесение исходной информации позвол ет использовать дл  расчета максимальных путей процедуру динамическоего программировани , по которой дл  каЬкдой -и вершины вычисл етс 1цр :г1;4 (iv;p;aij j где - элемент матрицы св зности , равный О, если нет дуги изi -и вершины в j -ю, и равный 1, если така  дуга есть, С по влением пускового сигнала на входе 21 устройства элемент. .И 16 обеспечивает прохождение счетных . импульсов с выхода генератора 14 на вход счетчика 17, так как на втором входе элемента И 16 будет высокий потенциал с выхода дешифратора 22 нул . С выхода счетчика 17 код поступает на вход дешифратора 18, в результате чего на п -м его по витс  высокий потенциал, где

/1 - .максимальное число вершин в мо делируемом графе. Этот высокий потенциал подаетс  на вход элемента 4-f( задержки, первый вход элемента И 6(, одноименного столбца, а также первые входы .элементов Й-НЛИ 27 одноименной строки матрицы. В том случае, если триггеры 26 в данной строке наход тс  в единичном состо нии, то через элементы И-ИЛИ 27 и ИЛИ 2 высокий потенцигш с выходов этих триггеров подаетс  на первыевходы соответст вующих элементов И 7, что в свою очередь обеспечивает подачу кодов с регистров 5 на входы узла 10 выбора максимума. Узел 10 обеспечивает выбор из поступивших на его вход кодов максимального числа и . подачу его на первый вход сумма- тора 9, Одновременно на второй вход сумматора 9 подаетс  код с выхода избранного регистр 5 через соответствующий элемент И 6, и элемент ИЛИ 8. Результат с выхода сумматора 9 через открытую группу 3 элементов И {к этому моменту време- ни на управл емом входе элемента И 3 по витс  высокий потенциал с выхода элемента 4(i задержки) поступит на вход соответствующего регистра 5, На этом этап формировани  кода максимального пути дл  одной отдельной вершины заканчиваетс . Далее на вход счетчика 17 поступает очередной импульс, в результате чего содержимое счетчика 17 уменьшаетс  на единицу, поэтому на выходе дешифратора 18 возбуждаетс  очередна  (п-1)-  выходна  шина, и процесс формировани .величины максимального пути дл  очередной вершины графа будет происходить аналогично.

Вычислительный процесс продолжаетс  до тех пор., пока на счетчике. 17 не по витс  нулевой код, в результате его по вл етс  низкий потенциал на втором входе элемента И 16, и подача счетных импу.льсов на вход счетчика 17 прекращаетс .

Одновременно высокий потенциал с выхода дешифратора 22 обеспечивает подачу сигналов с выхода генератора 14 через второй элемент И 15 на вход счетчика 19, выход которого подсоединен к входу дешифратора 20. Выходные шины дешифратора 20 подсоединены к одноименным управл емым входам элементов И 13. Если при этом соответствующий триггер 12 находитс  в единичном состо нии, то высокий потенциал с его выхода через одноименный элемент И 13 поступает на управл емые входы элементов И-ИЛИ 27 одноименной строки матрицы и поступает далее через группу 2 элементов ИЛИ на -те управл емые входы группы 7 элементов И, которым в данной строке матрицы соответствует дуга графа, т.е. единичное состо ние триггера 26. Наличие высоких потенциалов на управл емых входах группы 7 элементов И обеспечивает поступление кодов с выходов регистра 5 на вхо;п узла 10 выбора максимума, который в свою очередь обеспечивает выбор максимального из поступивших

кода, при этом соответствующие триггеры 12 Перебрасываютс  в единичное состо ние импульсе, проход щим через одноименный элемент И 11 и т.д. Процесс поиска максимального критического пути заканчиваетс  при достижении показани  счетчика 19 значени  П максимального числа вершин в моделируемом графе.

Работу устройства при определении

максимального критического пути и графе по сним на следующием примере.

Пусть задан граф G, описываемый матрицей св зности вектором Т весов вершин.

01100000001110

0000110

д ОООООО

0000001

О О О, О О 0; 1

0000000

т (2; 3; 4,- з; 4; 5, 2},

где элементы

О,если нет дуги из i -и вершины

а;Нв 3-ю,

1, если есть дуга из i -и вершины

в j -ю,

1J 1,...,п ,п ,7 i.j- вес врем  ) -и вершины.

После занесени  исходной информации на регистрах 5 будут коды, соответствующие весам вершин i , а на счетчике 17 - код числа 7. Кроме того, в нулевом состо нии будет счетчик 19 и триггеры 12, кроме триггера 12 , который :находитс  в единичном состо нии. С приходом пускового сигнала на вход 21 устройства счетные импульсы с выхода генератора 14 поступают на вход вычитающего счетчика 17 через элемент и 16. С прихо дом первого импульса на счетчике 17 зафиксируетс  код числа 6, поэтому на выходе дешифратора 18 возбудитс  5 шеста  выходна  шина и высокие потенциалы подаютс  на управл емые входы элементов -И 6, . элементов 4 задержки , а также элементов И-ИЛИ 27,

27

27,,.

Так как в единич62

ном состо нии находитс  только триггер 26, то высокий потенциал поступает только на элемент И 7. Поэтому на вход узла 10 поступает только код с регистра 5. Одновременно 5 на первый вход сумматора 9 через

группу 8 элементов ИЛИ поступает код с регистра 5 через группу б элементов И - код числаi 5. С выхода узла 10 на второй вход сумматора 9 поступает максимальный код из поступивших - 2. На выходе сумматора 9 по вл етс  код числа 7ч 5+2, который через открытую группу 3 элементов И поступает на вход регистра 5. Далее с приходом очередных импульсов на вход счетчика 17 аналогичным образом на регистр 5е поступает код , на вход регистра 54 - Код 5 3+2. После прихода четвертого импульса на вход счетчика 17 на нем зафиксируетс  код числа 3, и на вход узла 10 поступают коды с регистров 5 и 5г. Поэтому с выхода сумматора 9 на вход регистра 5ч занос т код числа 11 4 + max {о; О, О, О; 6, 7; 0 4+7. Аналогично на регистр 5л занос т код числа 10 3 + 7 и на регистр 5 - код числа 13 2 + 11. Таким образом, показани  регистров 5 соответствуют максимальным величинам путей в графе дл  каждой вершины, показани  которых следующие: 13, 10; 11,

5; 6; 7; 2.

с по влением нулевого кода на счетчике 17 на выходе дешифратора 22 по вл етс  низкий потенциал, поэтому счетные импульсы далее не поступают на вход счетчика 17, а поступают на вход счетчика 19 через элемент И 15. С приходом первого импул са на вход счетчика 19 возбуждаетс  перва  выходна  шина дешифратора 20

и на управл емый вход элемента И 13 подаетс  высокий потенциал.-А так как триггер 12 находитс  в единичном состо нии, то на вторых управл емых входах элементов И-ИЛИ 27 первой строки будут высокие потенциалы, благодар  чему высокие потенциалы с выходов элементов И-ИЛИ 27|Ч через элементы ИЛИ 2 и 2 поступают на управл емые входыэлементов И 7;

и 7- , через которые коды с выходов регистров 5 и 5 поступают на входы узла 10. На выходах узла 10 по вл етс  позиционный код, соответствующий максимальному из поступивших, в данном случае в едини ное состо ние переброситс  триггер 12. После этого на вход счетчика 19 поступает очередной импульс и на нем зафиксируетс  код числа 2. Так как в этом случае

возбуждаетс  втора  выходна  шина

дешифратора 20 и триггер 12 находитс  в нулевом состо нии, то на узел 10 не поступают коды. Далее с приходом очередного импульса на -вход счетчика 19 процесс определени  вершин графа, образующих максимальный критический путь, будет продолжатьс  аналогично. В результате критический максимальный путь моделируемого

графа состав т вершины: 1; 3; 5 и 7, Таким образом, предлагаемое устройство за счет введени  новых св зей и сокращени  аппаратных затрат повышает надежность по сравнению с

известными устройствами, обеспечивающую при таком же быстродействии определ,ение величины и вершин, образующих максимальный критический путь.

J2ia

32пг

32пт

32т Г @

32 It

3213

Jf/2

32т Фаг. 2 -J г дЫ ЩЩ Щ Ш 231 T.HIJj izrizr: I izinri { jOm-t

Claims (2)

1. УСТРОЙСТВО ДЛЯ ИССЛЕДОВАНИЯ ПУТЕЙ В ГРАФЕ, содержащее матрицу формирователей дуг, выходы ij-ro формирователя дуги которой через i -й элемент ИЛИ группы соединены с. первым входом ) -го элемента И первой группы, генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, выход первого из которых соединен с входом вычитающего счетчика, выход которого соединен с входом дешифратора нуля и с входом первого дешифратора состояния, j-й выход которого соединен с первым входом ) -го элемента И второй группы непосредственно, а с первым входом j -го элемента И третьей группы— через соответствующий элемент задержки, выход j -го элемента И третьей группы через' соответствующий регистр соединен с вторыми входами j -х элементов И цервой и второй групп, выход первого из которых соединен с соответствующим входом узла выбора максимума, числовой выход которого соединен с первым входом сумматора, выход j-го элемента И второй группы соединен с соответствующим входом элемента ИЛИ, выход которого соединен с вторым входом сумматора, выход которого соединен с вторыми входами элементов И третьей группы, прямой выход дешифратора нуля соединен с вторым входом первого элемента И, третий вход которого является входом пуска устройства, а инверсный выход дешифратора нуля соединен· с вторым входом второго элемента И, выход которого через суммирующий счетчик соединен с входом второго дешифратора состояния,j -й выход которого соединен с первым входом j-ro элемента И четвертой группы, вторые входы которых подключены к выходу j -го триггера группы, о тличаюцееся тем, что, с целью сокращения аппаратурных затрат, оно содержит пятую группу элементов И, первые входы которых подключены к соответствующим поразрядным выходам узла выбора мак-_ симума, а вторые вх^ды объединены и подключены к инверсному выходу дешифратора нуля, выход j -го элемента И пятой группы соединен с входом j -го триггера группы, выход j -го элемента И четвертой группы и j -й выход первого дешифратора состояния соединены соответственно с первыми и вторыми входами' опроса формирователей дуг j -й строки матрицы.

2. Устройство по п. 1, отличающееся тем, что формирователь дуги содержит триггер и эле мент И-ИЛИ, первый и второй входы которого подключены соответственно к первому и второму входам опроса формирователя дуги, третий вход элемента И-ИЛИ подключен к выходу триггера, а выход элемента И-ИЛИ является выходом формирователя дуги.