SU648988A1 - Цифровое устройство дл решени систем линейных алгебраических уравнений - Google Patents

Description

входом регистра градиента, четвертый выход с первым входом узла пам ти градиента, п тый выход подсоединен к четвертому входу сумматора строк, шестой выход к третьим вхо дам {т-1) сумматоров строк и к п тому входу т-го сумматора строк , седьмой и восьмой выходы - соответственно к третьим и четвертьгм входам m блоков умножени  на знак,т выходов блока управлени  соединены соответственно с вторыми входами m блоков хранени  нев зок, причем первый выход из m выходов блока управлени  подключен к первому входу элемента И, выход коммутатора подключен к второму входу элемента И, выход которого соединен с первым входом счетчика, а его выход через узел пам ти градиента соединен с вторым входом счетчика; первый и второй выходы регистра градиента подключены соответственно к вторым входам узла пам ти граддиента и дешифратора, первый и второй выходы дешифратора соединены соответственно с вторыми входами коммутатора н сумматора столбца, зыход узла пам ти градиента соединен с третьим входом сумматора столбца, выход которого подключен к второму входу регистра градиента, выходы m узлов пам ти коэффициентов соединены соответственно с п тыми входами m блоков умножени  на знак, вход блока управлени   вл етс  управл ющим входом устройства .

На чертеже дана блок-схема устройства .

Цифровое устройство дл  решени  систем линейных алгебраических уравнений состоит из m блоков 1 умножени на знак, m сумматоров 2 строк сумматора 3 столбца, коммутатора 4, блока 5 упраалени , блока б пам ти, содержащего m узлов 7 пам ти коэффициентов , узел 8пам ти градиента, узел 9 пам ти переменных, блока 10 адресации , m блоков 11 хранени  нев зок, регистра 12 градиента, дешифратора 13,.счетчика 14, элемента И 15.

Устройство работает следующим образом .

Решение систем линейных алгебраических уравнений вида

п

Set

;)1

где i 1 т т;

- коэффициенты при перемен i

ных;

X- - переменные, можнополучить путем минимизации вспомогательной функции

XJ--Slg, ,

- величина нев зок.

Значени  переменных, обеспечивающих минимум этой функции, будут  вл тьс  решением системы.

Перед началом решени  значени  величин коэффициентов при переменных

начальные значени  переменных занос тс  в соотв.етствующие узлы пам ти , а начальные значени  нев зок (О)

формулам

вычисл е7.1ые по

Л01 1

(01 , а,.

где индекс в круглых скобках указывает номер шага вычислений, занос тс  в каждый из блоков 11.

После поступлени  первого тактового иг отульса на соответствующих выходах блока 5 управлени  по вл ютс  управл ющие сигналы, разрешающие выборку из блока б пам ти первого столбца коэффициентов и первой переменкой х,- и сигналы, блокирующие поступление на блоки 1 сигналов с выхода коммутатора 4, разрешающие прохождение через блоки 1 сигналов с выхода каждого из блоков 11 на вход соответствующих cyivLMaTopOB 2 строк и блокирующие прохождение сигijaJiOB с выходов каждого блока 11 на вход соответств тощего сумглатора строк.

После прохождени  сигналами цепочки сумматоров 2, представл ющих собой комбинационные cyм iaтopы, на выходде т-го сумматора 2 по вл етс  значенне первой составл ющей вектор градиента минимизируемой функции на данном шаге решени , равное

Ь,- .

1 т; 1 - п;

.(от

Lil, ё sig-r, Cf,-va-)

Сигнал другого из выходов т-го Сумматора 2 (выхода знакового разр да) поступает на вход дешифратора 13. На выходе дешифратора 13 формируетс  значение компонент вектора переме к н ых Д X - - v /i.,, , где v г &i-g-n(5ign(vx. ). Кроме того дешифратор 13 производит сравнение знака градиента минимизируемой функции на данном v.t)., и предыдущем v/J шагах решении, причем сравнение знаков градиентов производитс  как дл  отдельных компонент вектора градиента , так: и дл  всего вектора градиента в целом (значение v ,t поступает на вход дешифратора 13 с выхода знакового разр да регистра 12).

Дешифратор 13 на своих выходах формирует управл ющие сигналы, дающие возможность организовать следующие логические пересылки в устройстве .

В случае, если знаки компоненты вектора V xjи--; и /Jj совпадают, то на одио1 Г1Ш ходе дешифратора 13 формируетс  сигнал, блокирующий поступление с выхода узла 8 пам ти градиента сигнала v/Jj на второй вход сумматора 3, Таким образом на выходе сумматора 3, представл ющего собой комбинационный сумматор, образуетс  значение текущего значени  величины

градиента минимизируемой функции, раное значению градиента минимизируемой функции на данном шаге решени , т.е. ,t, -. v..

В случае, если знаки компоненты вектора v/jjn и ,у /Ci, не совпадают, то на входе сумматора 3 блокирующий сигнал отсутствует, и на входе сумматора 3 образуетс  значение текущего -значени  величины градиента минимизируемой фу 1кции, равное

Л ---ч/ - + ,

Таким образом, на выходе сумматора 3 формируетс  значение первой составл ющей текущего значени  v j вектора градиента минимизируемой функци которое после поступлени  от блока 5 разрешающего сигнала на вход регистра 12 переписываетс  в регистр 12. Знак первой составл ющей вектораградиента минимизируемой функции запоминаетс  в дешифраторе 13, а величина вектора градиента по следующему сигналу с выхода блока 5 заноситс  в узел 8 пам ти градиента.

Далее от блока 5 на вход блока 10 и вход коммутатора 4 поступает следующий сигнал с соответствующего выхода блока 5 и из блока б пам ти второго столбца коэффициента и второй переменной, и описанный путь прохождени  сигналов повтор етс .

Подциклы повтор ютс  до тех пор, пока из пам ти не будут последователно выданы все столбцы кохффициентов и все переменные.

После окончани  j-ro подцикла в дешифраторе 13 образуютс  все знаки градиента на данном шаге решени  и знаки текущего значени  градиента.

В случае неравенства всех знаков обоих векторов градиентов описанные ПОДЦИКЛЫ повтор ютс  до тех пор пока не произойдет полное или частичное совпадение их знаков. В случае совпадени  знаков всех или части составл ющих векторов градиентов на выходах блока 5 формируетс  последовательность сигналов, котора  дает возможность организовать в устройстве процесс образовани  вектора нев зок и вектора переменных следующим, образом.

С соответствующего выхода блока 5 управл ющий сигнал поступает на вход всех блоков 1, блокиру  прохождение сигнала с выхода знакового разр да соответствующих блоков 11, разреша  прохождение сигналов с выходов блоков 11 нев зок на входы соответствующих сум -1аторов 2 и блокиру  передачи между cy /lмaтopaми 2 и т-ным сумматором 2 и сумматором 3.

Далее с выходов блока 5 на вход блока б пам ти поступает управл ющий сигнал и из блока 6 пам ти считываютс  первый столбец коэффициентов и перва  переменна . На другой из входов всех 1 ги;.:;тупают сигналы

с выхода ко.1мутатора 4, представл ющие собой приращение первой переменной , этот же сигнал приращени  переменной д X . поступает на один нз входов элемента И 15.

На выходах каждого из блоков 1 образуютс  значени  приращений.составл ющих вектора нев зок, равные

-eV-.-C

которые, поступа  на входы соответствующих cyMiviaTopOB 2j суммируютс  с

0 предыдущими значени ми составл ющих векторов нев зок, накопленными в каждом из блоков 11

5

Да.лее от блока 5 поступает управл ющий сигнал на вход блока 11 нев зок и на вход элемента И 15, разрешающий перепись значени  нев зок в блок 11 и величины приращени  первой переменной дХ в счетчик 14, где образуетс  величина первой переменной Х/°+ , котора  по сигналу соответствующего выхода блока 5 заноситс  в узел 9.

Описанный подцикл образовани  ве5 личин слагаег.ых нев зок, величин нев зок и величин переменных повтор етс  до тех пор, пока в блоках 11 не образуетс  новое значение величин нев зок на данном шаге решени , а в узел 9 пам ти переменных не будут занесены новые значени  всех переменных на данном шаге решени . На этом первый шаг вычислений заканчиваетс .

На выходах блока 5 вновь по вл s етс  описанна  выше последовательность импульсов и последовательность операций повтор етс .

Таким образом, на любом к-ом шаге вычислений работа основных блоков устройства может быть описана следующими математическими зависимост ми:

,- г -вектор приращени  минимизируемой функции, фор5 мируемый в сумматоре 3 столбца;

fW. ).

д,(к.) - вектор переменных , формируемый. в счетчике 14;.

50 (.к) (кн) (к) вектор нев зок,

формируемый в сумматорах 2 строк;

,

. iK-fl вектор прира1J

щени  Нев зок, формируемый на выходах каждого из блоков 1 умножени  на знак.

Рассмотренное устройство, как показало моделирование большого числа задач, обеспечивает абсолютную сходность к решению всех задач данного класса, поэтому оно  вл етс  более эффективны; по сравнению сизвестныxiH устройствами того же назначени , что особенно важно при использовании

рассмотренного устройства в составе гибридных вычислительных систем, так как дает возможность значительно повысить эффективность последних.

Claims (2)

1.Неслуховский Н.С. Цифровые дифференциальные анализаторы, М., МашинОстроение , 1968.

2.За вка 2124267/18-24, 08.04.75, по которой прин то положительное решение о выдаче авторского свидетельства.