SU696451A1 - Число-импульсное множительное устройство - Google Patents

Description

Изобретение относитс  к области вычислительной техники и может примен тьс  в различных цифровых приборах и устройствах. Известны множительные устройства использующие число-импульсный метод умножени  двух чисел и содержащие регистры сомножителей, выходной регистр , блок триггеров, генератор им пульсов, дополнительные триггеры, элементы И и ИЛИ 1. Недостатком таких устройств  вл  ютс  низкое быстродействие и ограни ченные функциональные возможности. Наиболее близким по технической сущности к предложенному устройству  вл етс  число-импульсное множительное устройство, содержащее п счетчиков множимого, m счетчиков множител выходной регистр, управл ющие счетчи ки, триггеры элементы И и ИЛИ, причем выходы счетчиков множител  подк .г ючены к единичным входам соответст венно I -г п-го триггеров, единичные выходы которых соединены с первыми входами соответственно I -г п-го элементов И, единичный вход (п+1)-го триггера подк.пючен к управл ющему входу устройства, а единичный выход к первому входу (п+1)-го элемента И, второй вход которого подключен к тактовому входу устройства 2, Недостатком этого устройства  вл етс  низкое быстродействие и невозможность представлени  чисел в любой системе счислени  без изменени  структуры схемы. Цель изобретени  - повышение быстродействи  и расширение функциональных возможностей устройства. Поставленна  цель достигаетс  тем, что число-импульсное множительное устройство содержит коммутаторы и элемент задержки, причем первый выход первого коммутатора подключен ко входам счетчиков множимого, вторым входам 1 -т- п-го элементов И и входу первого управл ющего счетчика, выход которого соединен с нулевыми входами 1 -г п-го триггеров, входом элемента задержки и первьлм входом первого элемента ИЛИ, второй вход которого подключен ко второму выходу первого коммутатора, выходы 1 -г п-го элементов И подключены к соответствующим входам второго коммутатора, (m+n) выходов которого соединены с соответствующими разр дными входами выходного регистра, управл ющий вход которого подключен к выходу элемента

эалдержки, выход первого элемента ИЛИ подключен ко входу второго управл ющего счетчика, выход которого соединен со входом третьего управл ющего счетчика и единичным входом (п+2)-го триггера, нулевой вх-ц которого подключен к выходу второго элемента ИЛИ входы которого подключены к выходам счетчиков множител , входы которых соединены с соответствующими выходами третьего коммутатора, m управл ющих входов которого подключены к соответствующим разр дным выходам третьего управл ющего счетчика, которые подключены также к соответствующим m управл ющим входам второго коммутатора, вход третьего коммутатора соединен с выходом первого элемента ИЛИ, первый разр дный выход третьего управл ющего счетчика подключен также к нулевому входу (п+1)-го триггера,единичный выход (п+2)-го триггера подключен к первому входу первого коммутатора, второй вход которого подключен к выходу (п+1)-го элемента И.

Поставленна  цель достигаетс  также тем, что выходной регистр содержит (m+n) разр дов, каждый из которых содержит счетчик, триггер и элемент И, причем вход счетчика подключен к соответствующему разр дному входу выходного регистра, а выход - к единичному входу триггера, единичный выход которого подключен к первому входу элемента И, выход которого подключен к дополнительному входу счетчика последующего разр да, вторые входы элементов И и нулевые входы триггеров всех разр дов выходного регистра подключены к его управл ющему ВХОДУ

Устройство содержит п счетчиков множимого 1, m счетчиков множител  2 выходной регистр 3, 1 -г п-ый триггеры 4; первый элементы И 5, управл ющие счетчики 6, 7, 8, коммутаторы 9, 10, 11, элемент задержки 12 ( п+1)-ый элемент И 13, элементы ИЛИ 14, 15., (п+1)-ый триггер 16, (п+2)-о Триггер 17. Выходной регистр 3 содержит в своем составе триггеры 18, элементы И 19 и счетчики 20,

Выходы счетчиков 1 подключены ко входам соответствующих триггеров 4., другие входы которых подключены к выходу управл ющего счетчика б, а Выходы - ко входам соответствующи элементов И 5, другие входы которых соединены со входами счетчиков 1, входом управл ющего счетчика 6 и первым выходом коммутатора 9.

Выходы счетчиков 2 подключены ко входам элемента ИЛИ 15, а входы - к разр дн1.1м выходам коммутатора 11. Выход элемента ИЛИ 15 подключен ко входу триггера 17, другой вход которого соединен с выходом управл юшего счетчика 7 и входом управл ющего счетчика 8 выходы оторого подключены к управл ющим ходам ког /пчутатора 10 и коммутатоа 11. Вход коммутатора 11 соединен о входом счетчика 7. Выход триггеа 17 подключен к первому входу комутатора 9, второй вход которого одключен к выходу элемента И 13, ходы которого соединены с выходом риггера 16 и с тактовым входом стройства. Входы триггера 16 соедиены с управл ющим входом устройства и с первым выходом счетчика 8.

Выходы элементов И 5 подключены к разр дным входам коммутатора 10. Выход счетчика 6 подключен ко входу элемента задержки 12 и первому входу элемента. ИЛИ 14.

Выходной регистр 3 содержит (m+n) счетчиков 20, элементы И 19 и триггеры 18. Вход первого счетчика 20 подключен к выходу второго счетчика 20. Первый вход второго и последующих счетчиков 20 подключены к выходу соответствующего элемента и 19, а другие входы счетчиков 20 соединены с разр дными выходами коммутатора 10. Первые входы элементовИ 19 подключены к выходам соответствующих триггеров 18, входы которых подключены к выходам соответствующих счетчиков 20, Другие входы триггеров 18 и вторые входы элементов И 19 объединены и подключены к управл ющему входу регистра 3, который соединен с выходом элемента задержки 12.

Количество состо ний счетчиков 1, 2, 6, 7, 20 равно основанию выбранной системы счислени ,.

Работа, устройства заключаетс  в следующем.

В исходном состо нии в счетчиках 1 и 2 записаны значени  обоих сомножителей , в счетчики 20, б, 7, 8 записаны нули. На выходах триггеров 16 и 18 наход тс  запрещающие потенциалы , состо ние триггера 17 разрешает коммутацию входной шины коммутатора 9 на второй выход.

Сигнал, Пуск на управл ющем входе устройства переводит триггер 16 в разрешающее состо ние. Тактовые импульсы (ТИ) через элемент. И 13,коммутатор 9,элемент ИЛИ 14 начинают поступать на вход счетчика

7и через коммутатор 11 на вход первого счетчика 2/ где было записано значение старшего разр да множител . Сигнал переполнени  счетчика 2-1 через элемент ИЛИ 15 измен ет состо ние триггера 17, переключа  тем самым входную шину коммутатора 9. Анализ старшего разр да множител  заканчиваетс  записью его значени 

в дополнительном коде в счетчик 7.

Claims (2)

1. 8случае нулевого значени  старшего разр да множител  импульс переполнени  по вл етс  одновременно в счетчиках 2-1 и 7, триггер 17 не измен ет своего состо ни , а счетчик 8 переходит в следующее состо ние , переключа  входную шину коммутатора 11 на второй выход и подготавлива  тем самым устройство к ана лизу второго разр да множител . Следующа  операци  заключаетс  в параллельном поразр дном сугчмировании множимого в регистре произведени Число суммирований равно значению старшего разр да множител , ТИ через элемент И 13 и коммутатор 9 поступают на входы счетчиков 1,6 и на первые входы элементов И 5 На выходе i-того (i 1,...,п) триггера 4 формируетс  импульс с длитель ностью равной значению i-того (i 1, . . . ,п) разр да множимого, пропус ка  на выход i-Toro (i l,,..,n) элемента И 5 соответствующее количество импульсов. Через коммутатор 10 эти импульсы поступают на второй вход К+1-ГО счетчика 20/суммиру сь со значением его исходного состо ни . Количество таких параллельных суммирований множимого определ етс  значением анализированного разр да множител . При окончании последнего суммировани  количество переполнений счетчика 6, поступивших через элемент ИЛИ 14 на счетчик 7 и через ком мутатор 11 на счетчик 2-1 станет равным значению анализируемого разр  да множител . Счетчики 2-1 и 7 вернутс  в исходные состо ни , а импуль переполнени  последнего изменит состо ние триггера 17 и состо ние счетчика 8, подготавлива  устройство к анализу следующего разр да множител  При возникновении переполнений счетчиков 20 взводитс  соответствующий триггер 18, переход  в разрешающее состо ние. Импульс переполнени  счетчика б через элемент задержки 12 проходит через элемент И 19 на первы вход следующего счетчика 20 и своим задним фронтом возвращает взведенный триггер 18 в исходное состо ние. В случае сквозного переноса импульс пе реполнени  К-того счетчика 20, образ ванный в свою .очередь переполнением (К+1)-го счетчика 20, своим передним фронтом взводит К-2-ой триггер 18, возвращаемый задним фронтом импульса с выхода элемента задержки 12 в исходное состо ние, разреша  таким образом прохождение импульса перенос через элемент И 19 - (К-2) на первый вход К-1-го счетчика 20. Дальнейша  работа устройства происходит аналогично вышеописанному. Процесс умножени  заканчиваетс  пере полнением счетчика 8, которое переводит триггер 16 в исходное состо ни К этому моменту в регистре 3 записан число равное произведению обоих сомножителей , а счетчики 1 и 2 приведены в исходное состо ние. Быстродействие данного устройства значительно выше, чем у известного. Так дл  выполнени  операции умножени  двух 12 разр дных дес тичных чисел при помощи за вленного устройства необходимо (1+9+10) такта. При умножении же двух 12-разр дных чисел при помощи известного устройства необходимо около 2-10 тактов. Поэтому данное устройство по быстродействию в большей степени приближаетс  к известным устройствам умножени  чисел, представленных параллельным двоичным кодом, но позвол ет не мен   структуру схемы использовать любую систему счислени . Эти особенности предлагаемого устройства отвечают требовани м, предъ вл емым к цифровым приборам и системам управлени . Формула изобретени  1. Число-импульсное множительное устройство, содержащее п счетчиков множимого, m счетчиков множител , выходной регистр, управл ющие счетчики , триггеры, элементы И и ИЛИ, причем выходы счетчиков множител  подключены к единичным входам соответственно 1 -г п-го триггеров, единичные выходы которых соединены с первыми входами соответственно первого т: п-го элементов И, единичный вход (п+1)-го триггера подключен к управл ющему входу устройства, а единичный выход - к первому входу (п+1)-го элемента И, второй вход которого подключен к тактовому входу устройства, отличающеес  тем, что, с целью.повышени  быстродействи  и расширени  функциональных возможностей устройства, заключающемс  в возможности представлени  сомножителей в произвольной системе счислени , устройство дополнительно содержит коммутаторы и элемент задержки, причем первый выход первого коммутатора подключен ко входс1М счетчиков множимого, вторым входам 1 -г п-го элементов И и входу первого управл ющего счетчика, выход которого соединен с нулевыми входами первого -гп-го триггеров, входом элемента задержки и первым входом первого элемента ИЛИ, второй вход которого подключен ко второму выходу первого коммутатора, выходы первого 4-п-го элементов И подключены к соответствующим входам второго коммутатора, (га+п) выходов которого соединены с соответствующими раз дными входами выходного регистра, правл ю1аий вход которого подключен к выходу элемента задержки, выхол первого элемента ИЛИ подключен ко входу второго управл ющего счетчика, выход которого соединен со входом третьего управл ющего счетчика и единичным входом (п+2)-го триггера, нулевой вход которого подключен к выходу второго элем.;г1та ИЛИ, входы которого подключены к выходам счетчиков множител , входы которых соеди нены с соответствующими выходами третьего коммутатора, m управл ющих входов которого подключены к соответствующим разр дным выходам третье го управл ющего счетчика, которые подключены также к соответствующим m управл ющим входам второго коммутатора , вход третьего коммутатора соединен с выходом первого элемента ИЛИ, первый разр дный выход третьег управл ющего счетчика подключен такж к нулевому входу (п+1)-го триггера, единичный выход (п+2)-го триггера п ключен к первому входу первого комм татора, второй вход которого подклю чен к выходу (п+1)-го элемента И. 2, Число-импульсное множительное устройство по п,1, отличающеес  тем,- что выходной регистр содержит (m+n) разр дов, каждый из которых содержит счетчик, триггер и элемент И, причем вход счетчика подключен к соответствующему разр дному входу выходного регистра, а выход к единичному входу триггера, единич ный выход которого подключен к первому входу элемента И, выход которого подключен к дополнительному входу счетчика последующего разр да, вторые входы элементов И и нулевые входы триггеров всех разр дов выходного регистра подключены к его управл ющему входу. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 384104, кл. G Об F 7/44, 1971,
2. 2.Авторское свидетельство СССР № 602942, кл. G Об F 7/39, 1975 (прототип).