SU491946A1 - Устройство дл извлечени корн -ой степени - Google Patents
Устройство дл извлечени корн -ой степениInfo
- Publication number
- SU491946A1 SU491946A1 SU1963314A SU1963314A SU491946A1 SU 491946 A1 SU491946 A1 SU 491946A1 SU 1963314 A SU1963314 A SU 1963314A SU 1963314 A SU1963314 A SU 1963314A SU 491946 A1 SU491946 A1 SU 491946A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- output
- input
- adder
- result
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
матора 2n-i св зан со входом коммутатора 5, выходы которого подключены ко входам регистра 4 результата.
Выходы регистра 4 через коммутатор 6 подсоединены ко входам всех сумматоров к ко входам сдвигового регистра 8 начального коэффициента . Выходы регистра 3 аргумента подключены ко входам сумматора 2n-i. Выход младшего разр да сдвигового регистра 8 начального коэффициента подключен к цепи приема кода сумматора 2i из коммутатора, 6 и к цепи выдачи кода сдвигового регистра 8. Выходы блока управлени 7 св заны со входами цепи выдачи обратного кода регистра 3 аргумента, со входами коммутаторов 5 и 6, с цеп ми сдвига всех сдвиговых регистров и со входами цепи выдачи кода сдвигового регистра 1„-1.
Работу устройства рассмотрим на примере
5
вычислени z/ )/0,235.
Перед началом работы аргумент 0,235 заноситс в регистр 3 аргумента. Количество разр дов т в регистрах и сумматорах предлагаемого устройства выбирают, исход из требуемой точности вычислени искомого значени корн . В данном примере положим дл
определенности т 5. Вычисление У 0,235
длитс т циклов. В начале первого цикла схема управлени
7через коммутатор 6 записывает единицу в первый справа после зап той разр д регистра
8начального коэффициента, т. е. заносит код 0,10000. Такой же код будет на выходе коммутатора 6 в течение всего первого цикла. В первом такте первого цикла происходит одновременное суммирование на всех сумматорах таким образом, что на сумматоре 2 складываетс содержимое сдвигового регистра Ij с кодом на выходе коммутатора 6 (если на выходе младшего разр да сумматора единица или с нулем, когда на выходе младшего разр да сумматора 2i-i - онуль).
Сумматор 2i и регистр h управл ютс выходом младшего разр да сдвигового регистра 8 начального коэффициента.
Первый такт заканчиваетс сдвигом вправо на один разр д содержимого всех сдвиговых регистров. Последующие такты аналогичны описанному.
После окончани всех тактов (в обшем случае т(п-1) тактов) на сумматор 2„-1 подаетс содержимое регистра 3 аргумента в дополнительном коде и содержимое сдвигового регистра ITI-I. Если результат при этом отрицательный , то в первый справа после зап той разр д регистра 4 результата через коммутатор 5 записываетс единица, если же результат положительный - то записываетс нуль. В данном примере на регистре 4 будет записан код 0,10000. Содержимое регистра устанавливаетс на нуль. Этим заканчиваетс первый цикл вычислений.
Во втором цикле на сдвиговый регистр 8 через коммутатор 6 подаетс содержимое регистра 4 результата. Во второй (в /и-м цикле в т-й, где , 2, ...5) справа после зап той разр д сдвигового регистра 8 записываетс единица, в данном примере будет записан код 0,11000).
После этого следуют такты (в обш,ем случае т(п-1) тактов), аналогичные описанным выше. После окончани второго цикла содержимое регистра 4 имеет вид 0,10000 и т. д. до окончани п того цикла, когда в регистре 4 результата будет записан результат вычисле5
ни К0,235.
На предлагаемом устройстве можно вычисл ть корень из чисел, больших единицы. В
/I
этом случае производ т вычислени ,CKS.
Х Х-2- 1, аналогичным способом, что и
при , а зап тую в регистре 4 результата
по окончании вычислений сдвигают вправо на
-разр дов, где k выбирают кратным числу п. Содержимое регистров в п том цикле при
5
вычислении |/0,235 иллюстрирует таблица 1, где обозначены состо ни сдвиговых регистров и коды, подаваемые на сумматоры 2, в каждом такте вычислений.
В таблице 2 записаны состо ни регистра 4 результата в конце каждого цикла и состо ни сдвигового регистра 8 начального коэффициента в начале каждого цикла.
После выполнени всех тактов 5-го цикла
выполн етс операци 1,11001.
+0,00110 1,11111
Результат отрицательный и поэтому в п той справа после зап той разр д регистра 4 результата записываем единицу.
Код в регистре 4 есть результат выполне5
ни операции у0,,101 и 0,719.
Claims (1)
- Формула изобретени Устройство дл извлечени корн «-и степени , содержаш,ее сдвиговые регистры, сумматор , регистр аргумента, регистр результата и блок управлени , св занный с регистрами и сумматором, отличающеес тем, что, с целью расширени сдвиговых функциональных возможностей, оно содержит (п-1) сдвиговыхрегистров, (п-1) сумматоров, сдвиговый регистр начального коэффициента, коммутатор результата и коммутатор младшего коэффициента , первый вход которого соединен с первым выходом блока управлени , второйвход - с выходом регистра результата, а выход соединен с первым входом сдвигового регистра начального коэффициента и всех сумматоров , второй вход сдвигового регистра начального коэффициента соединен со вторымвыходом блока управлени и с первыми входами остальных сдвиговых регистров, св занных двусторонней св зью с соответств ющими сумматорами, выход младшего разр да г-го сумматора соединен со вторым входом ()-го сумматора и сдвигового регистра, вторые входы второго сумматора и сдвигового регистра соединены с выходом младшего разр да сдвигового регистра начального коэффициента , выход знакового разр да л-го сумматора соединен с первым входом коммутатора результата, второй вход которого соединен с третьим выходом блока унравлени , а выход соединен со входом регистра результата, выход регистра аргумента св зан со входом пго сумматора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1963314A SU491946A1 (ru) | 1973-10-15 | 1973-10-15 | Устройство дл извлечени корн -ой степени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1963314A SU491946A1 (ru) | 1973-10-15 | 1973-10-15 | Устройство дл извлечени корн -ой степени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU491946A1 true SU491946A1 (ru) | 1975-11-15 |
Family
ID=20565699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1963314A SU491946A1 (ru) | 1973-10-15 | 1973-10-15 | Устройство дл извлечени корн -ой степени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU491946A1 (ru) |
-
1973
- 1973-10-15 SU SU1963314A patent/SU491946A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3691359A (en) | Asynchronous binary multiplier employing carry-save addition | |
US3296426A (en) | Computing device | |
US3202805A (en) | Simultaneous digital multiply-add, multiply-subtract circuit | |
US3001708A (en) | Central control circuit for computers | |
US3161764A (en) | Electronic multiplier for a variable field length computer | |
SU491946A1 (ru) | Устройство дл извлечени корн -ой степени | |
US3564227A (en) | Computer and accumulator therefor incorporating push down register | |
US3500027A (en) | Computer having sum of products instruction capability | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
SU480079A1 (ru) | Устройство дл реализации алгоритма быстрого преобразовани фурье | |
SU1640709A1 (ru) | Устройство дл выполнени быстрого преобразовани Фурье | |
SU922726A1 (ru) | Конвейерное устройство дл одновременного выполнени арифметических операций над множеством чисел | |
SU1119025A1 (ru) | Устройство дл реализации быстрого преобразовани Фурье последовательности с нулевыми элементами | |
RU1807499C (ru) | Устройство дл умножени матриц | |
SU798862A1 (ru) | Устройство дл решени системлиНЕйНыХ уРАВНЕНий | |
SU596952A1 (ru) | Устройство дл решени систем дифференциальных уравнений | |
SU805304A1 (ru) | Устройство дл вычислени сумм произведений | |
US3248527A (en) | Electronic multiplier | |
US4141077A (en) | Method for dividing two numbers and device for effecting same | |
US4611307A (en) | Function analyzing | |
SU1410024A1 (ru) | Устройство дл умножени | |
SU631919A1 (ru) | Устройство дл умножени п-разр дных чисел,представленных последовательным кодом | |
SU883898A1 (ru) | Устройство дл извлечени корн п-й степени | |
SU1119006A1 (ru) | Устройство дл делени чисел | |
SU1509876A1 (ru) | Устройство дл умножени с накоплением |