SU883898A1 - Устройство дл извлечени корн п-й степени - Google Patents

Description

(54).УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КОРНЯ N-ОЙ СТЕПЕНИ

Изобретение относитс  к цифровой вычислительной техники и может быть использовано при построении цифровых вычислительных машин. Известно устройство дл  вычислеш1 функции Z . Недостатком известного устройства  вл етс  значительна  сложность. Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  извлечени  корн  степени, содержащее блок управлени , регистр начального коэффициента, регистр аргумента, регистр результата-, коммутатор младшего коэффициента и п-1 сдвиговых регистров 2j. Недостатком известного устройства  вл етс  зависимость состава оборудовани  от степени п извлекаемого корн , так как дл  извлечени  корн  п-й степени необходимо иметь п-1 взаимносв занных сдвиговых регистров и сумматоров и с увеличением степени п необходимо соответственно увеличивать количество блоков устройства . Цель изобретени  - сокращение аппаратуры при повьшении степени п извлекаемого корн . Поставленна  цель достигаетс  тем, что в устройство дл  извлечени  корн  п -ой степени, содержащее сдвиговый регистр, вход и выход которого соединены соответственно с выходом и входом сумматора, вход которого соединен с регистром аргумента , вход которого подключен к первому управл ющему выходу блока управлени , второй и третий управл ющие выходы которого соединены соответственно с первыми входами коммутатора результата и коммутатора младшего коэффициента, вторые вхоfsjbt которых подключены к выходу знакового разр да сумматора и выходу регистра результата, входом соединенного с выходом коммутатора результата , четвертый управл ющий выход блока управлени  соединен со входом сдвига сдвигового регистра и первым входом регистра начального коэффициента, выходом подключенного ко входу знакового разр да сумматора , введен формируюищй-коммутатор первый вхрд которого соединен с п тым управл ющим выходом блока управлени  , второй вход - с выходом сдвигового регистра, третий вход - с выходом коммутатора младшего коэффициента , соединенного со входом сумматора , выход формирующего коммутатора подключен ко второму входу регистра начального коэффициента.

При этом, в устройстве формирующий коммутатор содержит элемент НЕ, вход которого  вл етс  первым входом коммутатора, а выход соединенс первыми входами элементов И первой группы, а вход элемента НЕ - с первыми входами элементов И второй группы и  вл етс  выходом формирующего коммутатора, вторые входы элементов И первой и второй групп  влг-ютс  соответственно вторым и третьим входами коммутатора, а их выходы подключены соответственно к первым и вторым входам элементов ИЛИ, выход которых  вл етс  выходом форми- рующего коммутатора.

Кроме того, блок управлени  содержит последовательно соединенные мультиплексор, счетчик адреса, блок пам ти и дешифратор микрокоманд,выходы с первого по п тый которого  вл ютс  соответствующими выходами блока управле1т  , выход блока пам ти подключен ко входу мультиплексора, . управл ющий вхоД которого соединен с выходом счетчика переходов, подключенного входом.к выходу признака перехода блока пам ти.

На фиг.1 представлена блок-схема предлагаемого ус-тройства-; на фиг.2пример выполнени  формирующего коммутатора; на фиг.З - возможный вариант выполнени  блока управлени .

Устройство содержит блок 1 управлени ,регистр 2 начального коэффицйента , регистр 3 аргкмента, регист 4 результата, коммутатор 5 младшего коэффициента, коммутатор 6 результата, формирующий коммутатор 7, сдвиговьш регистр 8, взаимно св занный с сумматором 9.

Формирующий коммутатор (фиг.2), содержит элемент НЕ 10, группы 11 и 12 элементов И, элементы ИЛИ 13,

входы 14 - 16, выход 17 формирующего коммутатора.

Блок управлени  (фиг.З содержит мультиплексор 18, счетчик 19 адреса, 5 блок 20 пам ти, дешифратор 21 микрокоманд , счечтик 22 переходов.

Вычисл ем у:

Y , Ц 0,

10 Перед началом работы аргумент 0,438 заноситс  в регистр 3 аргумента. Количество разр дов m в регистрах и сумматоре предлагаемого устройства выбирают исход  из требуемой точнос )5 ти вычислени  искомого значени  корн . Дп  определенности положим гп 5.. Вычисление искомого значени  корн  длитс  m циклов.

Блок управлени  работает следую2 (j щим образом.

Счетчик адреса 19 наращиваетс  по каждому такту синхросигналов, кроме случа  выполнени  условного перехода, и формирует очередной

5 адрес дл  блока 20 пам ти. По каждому адресу из блока 20 считываетс  слово микропрограммы, которое дешифруетс  на дешифраторе микрокоманд 21. Выходы дешифратора  вл ютс  выходами блока управлени . В случае.наличи  в слое микрокоманды признака условного перехода поступление синхросигналов на счетчик 19 адресов блокируетс  и наращиваетс  счетчик переходов 22, управл ющий мультиплексором 18. Одновременно один из адресов условного перехода, поступающий из блока 20 через мультиплексор 18, загружаетс  в счетчик 19 адреса. Таким образом, из. блока 20 извлекаетс  слово микропрограммы, соответствующее адресу условного перехода .

В начале первого цикла блок 1 управлени  через коммутатор младшего коэффициента 5, формирующий коммутатор 7, записывает единицу в первый справа после зап той разр д регистра 2 начального коэффициента, т.е. заносит код 0,10000. Такой

же код будет на выходе коммутатора 5 младшего коэффициента в течение всего первого цикла. Каждый цикл состоит из m.(n-l) тактов. В каждом такте происходит суммирование 5 на сумматоре 9 таким образом, что при наличии единицы в младшем разр де регистра начального коэффициента 2 содержимое сдвигового регист5 pa 8 складываетс  с кодом на выход коммутатора младшего коэффициента, а при наличии нул  - с нулем. Такт заканчиваетс  сдвигом вправо содержимого сдвигового регистра 8 и регистра 2 начального коэффициента 2. В т-ом такте после выполнени  су мировани  содержимое сдвигового регистра 8 через формирующий коммутатор 7 переписываетс  в регистр 2 начального коэффициента. Затем рабо та устройства продолжаетс  аналогично описанному и после суммировани  в такте 2 снова осу1цествл етс перезапись содержимого сдвигового регистра 8 в регистр 2. Така  перезапись происходит в каждом k-rti-OM такте, где К 0,1, ..., п-1. Таким образом, после выполнени  m(n -1) тактов в сдвиговом регистре 8 содержитс  Vi -  степень числа, код которого был на выходе коммутатора 5 младшего коэффициента.При этом ( 0,10000) 0,00001 После окончани  rri(vi -1) тактов на сумматор 9. подаетс  содержимое регистра 3 аргумента в дополнительн коде и содержимое сдвигового регист ра 8. Если результат суммировани  при этом отрицательный, то в первый справа после зап той разр д регистра 4 результата через коммутатор 6 записываетс  единица, если положительный - ноль. На регистр 4 резуль тата записан код 0,10000. Содержимо сдвигового регистра 8 устанавливает с  в ноль. Этим заканчиваетс  первы цикл вычислений. Во втором цикле на регистр началь ного коэффициента 2 подаетс  содеррегистра 2 регистра 8 сумматора 9

регистра 8

i::::iz:::i 8 жимое регистра 4 результата. Во второй (в К-м цикле в К-й, где К 0,1, ...,п -1) справа после зап той разр д регистра 2 записываетс  единица, т.е. код 0,11000. Такой же код будет на выходе коммутатора 5 в течение второго цикла. Во втором цикле следует m-{n-l) .тактов, аналогичных описанньм . После окончани  второго цикла содержимое регистра А резуль;тата имеет вид 0,11000.После окончани  последнего, п того цикла там будет код результата вычислений. 5, ,01 ПО 0,110112 0, Содержимое регистров в п том при вычислении 0,43810 иллюстрируетс  таблицей, где приведено содержимое регистров 2 и 8 и коды чисел на входах и выходе сумматора 9 в ка сдом такте вычислений. После выполнени  всех тактов п того цикла выполн етс  операци  1,00101 . + 0,01100 1,10001 Результат отрицательный и поэтому в п тый справа от зап той разр д регистра 4 результата записываетс  единица. Таким образом, в предлагаемом устройстве состав оборудовани  не увелг чиваетс  одновременно с увеличением степени п извлекаемого корн . Это позвол ет получить значительную экономию оборудовани , при больших степен х извлекаемого корн , повысить надежность устройства и расширить его функциональные возможности .

Claims (3)

1. Формула изобртени  1. Устройство дл  извлечени  кор н  п-ой степени, содержащее сдвиговый регистр, вход и выход которого соединены соответственно с выходом и входом сумматора, вход которого соединен с регистром аргумента, вхо; которого подключен к первому управПродолжение табли1ф1

   л ющему выходу блока управлени ,второй и третий управл ющие выходы которого соединены соответственно с первыми входами коммутатора результата и коммутатора младшего коэффициента , вторые входы которых подключены к выходу знакового разр да сумматора и выходу регистра результата , входом соединенного с выходом коммутатора результата, четвертый управл гаций выход блока управлени  соединен со входом сдвига сдвигового регистра и первым входом регистра начального коэффициента,выходом подключенного ко входу знакового разр да сумматора, о т л ичающее с   тем, что с целью сокращени  аппаратуры при повышении степени rt извлекаемого корн , в него введен формирующий коммутатор, первьй вход которого соединен с п тым управл ющим выходом блока управлени , второй вход - с выходом сдвигового регистра, третий вход - с выходом коммутатора мпадшего коэффициента , соединенного со входом сумматора , выход формирующего коммутатора подк 1ючен ко второму входу регистра начального коэффициента.
2. 2. Устройство по п.1,0 тли чающеес  тем, что в нем формирующий коммутатор содержит элемент НЕ, вход которого  вл етс  первым входом коммутатора, а выход соединен с первыми входами элементов И первой группы, вход элемента НЕ соединен также с первыми входами элементов И второй группы, и  вл етс 

   83898.10

   выходом формирующего коммутатора, вторые входы элементов И первой и второй групп  вл ютс  соответственно вторым и третьим входами коммутатора, а их выходы подключены соответственно к первым и вторым входам элементов ИЛИ, выход которых  вл етс  -выходом формирующего коммутатора .

   to
3. 3. Устройство по п.1,0 тли ч аю щ е е с   тем, что блок управлени  содержит последовательно соединенные мультиплексор, счетчик адреса, блок пам ти и дешифратор микрокоманд, 15 выходы с первого по п тый которого  вл ютс  соответствующими выходами блока управлени , выход блока пам ти подключен ко входу мультиплексора, управл ющий вход которого соединен 20 выходом счетчика переходов, подключенного входом к выходу признака перехода блока пам ти.

   Источники информации, прин тые во внимание при экспертизе

   1.Авторское свидетельство СССР № 579612, кл. G 06F 7/38, 1975.

   2.Авторское свидетельство СССР № 491946, кл. Gi06P 7/38, 1973 (прототип).

   13

   /5

   15

   А

   фиг. 2

   -

   20

   //