SU1019456A1 - Устройство дл вычислени полиномов с фиксированными коэффициентами - Google Patents

Description

множимого блока четвертого умножител , а второй вход св зан с вторыми входами множител  и множимого блока четвертого умножител  и с выходом четвертого сумматора, первый вход которого соединен с выходом блока восьмого регистра, первый вход которого св зан с выходом блока четвертого умножител , второй вход четвертого сумматора  вл етс  четвертым информационным входом устройства, второй вход блока восьмого регистра св зан с первыми входами первого,вто рого, третьего элементов И и с п тым информационным входом устройства, выходы блока управлени  с первого по восьмой подключены к управл ющим входам блоков первого, второго,третьего , четвертого, п того шестого, седьмого и восьмого регистров соответственно , выходы блока управлени  с дев того по двадцатый подключены к первым, вторым и третьим управл ющим входам блоков первого, второго, третьего и четвертого умножителей соответственно, выходы блока управлени  с двадцать первого по двадцать третий, подключены к вторым входам первого, второго и третьего элементов И, двадцать четвертый выход блока управлени   вл етс  выходом признака окончани  операции устройства, первый и второй входы синхронизации блока управлени   вл ютс  первым и вторым входами синхронизации устройства , первый информационный вход блока управлени   вл етс  первым входом устройства, каждый блок регистра содержит мультиплексор и регистр , причем первый и второй входы блока регистра  вл ютс  первым и

вторым информационными входами мультиплексора , управл ющий вход которого св зан с управл ющим входом блока регистра, а выход соединен с входом регистра, выход которого  вл етс  выходом блока регистра,каждый блок умножител  содержит два мультиплексор и умножитель, причем первый и второй входы множимого блока умножител  соединены с соответствующими информационными входами первого мультиплексора первый, второй и третий входы множителей блока умножител  подключены к соответствующим информационным входам второго мультиплексора, первый и второй управл ющие входы которого  вл ютс  соответствующими управл ющими входами блока умножител , управл ющий вход первого мультиплексора подключен к третьему управл ющему входу блока умножител , выходы первого и второго мультиплексоров соединены с входами множимого и множител  умножител , выход которого  вл етс  выходом блока умножител .2 . Устройство по п.1, отличающее с   тем, что блок управлени  содержит счетчик адреса, узел пам ти, регистр микрокоманд, причем первые входы счетчика адреса и узла пам ти  вл ютс  первым и вторым входами синхрониз-ации блока управлени  соответственно , информационный вход которого  вл етс  вторым входом счетчика адреса , выход которого подключен к второму входу узла пам ти, выход которого св зан с входом регистра микрокоманд, двадцать четыре выхода которого  вл ютс  соответствующими выходами блока управлени .

Изобретение относитс  к вычислительной технике и предназначено дл  вычислени  алгебраических полиномов с высокой скоростью.

Известно устройство дл  вычислени  значени  полиномов т-й степени , содержащее три регистра сдвига, три элемента И, счетчик переноса, сумматор и блок управлени  , причем

выходы первого и второго регистров сдвига через первый элемент И и счетчик переноса подключены к первому входу сумматора, второй вход которого св зан с выходом третьего регистра, а выход через второй элемент И соединен с входом первого регистра , выход которого через третий элемент И св зан с его входом, к

31

управл ющим входам трех регистров сдвига, счетчика переноса, сумматора , трех элементов И 13Однако 3Tq. устроистuo не может обеспечить необходимую скорость вычислени  алгебраических полиномов .

Известно устройство дл  вычислени  полиномов, содержащее сумматоры регистр, реверсивный счетчик, схему сравнени , элемент задержки, группу пар элементов И, три пары элементов И, причем сумматоры соединены последовательно через соответствующую пару элементов И группы, входы первог сумматора через пару элементов И группы соединены с выходом регистра , первый и второй выходы схемы сравнени  соединены с первыми входами соответствующих элементов И всех трех пар, третий выход схемы сравнени  соединен с вторыми входами элементов И первой пары, второго элемента И второй пар первого элемента И третьей пары и входом элемента задержки, выходы элементов И первой пары соединены с входом схемы сравнени , второй вход которого соединен с вторыми вх дами первого элемента И второй пары и второго элемента И третьей пары, третий вход схемы сравнени  соединен с входом устройства, выходы элементов И второй пары соединены с входами соответствующих элементов И нечетных пар группы,а выходы элементов И третьей пары соединены входами соответствующих элементов И четНых пар группы t2 .

Однако такое устройство не может обеспечить необходимую скорость вычислени  алгебраических полиномов.

Наиболее близким к изобретению  вл етс  устройство дл  вычислени  полиномов, содержащее блок первого регистра, вход которого соединен с выходом первого сумматора, первый вход которого подключен к первому выходу блока первого умножител , второй вход первого сумматора, подключен к выходу первого буферного запоминающего устройства, третий вход первого сумматора соединен с первым выходом второго сумматора, первый вход которого св зан с первым выходом блока второго умножител  , второй вход подключен к выходу второго блока буферного запоминаю9 564

щего устройства, второй выход соединен с входом блока второго регистра, а третий вход св зан с первым выходом третьего сумматора, первый вход которого подключен к первому выходу блока третьего умножител , второй вход - к выходу третьего блока буферного запоминающего устройства,второй выход св зан с

10 входом блока третьего регистра, а третий вход соединен с первым выходом блока четвертого регистра, вход которого Подключен к выходу четвертого сумматора, первый вход которого

15 св зан с выходом блока четвертого умножител , а второй вход с выходом четвертого блока буферного запоминающего устройства, второй выход блока второго умножител  подключен к входу

20 блока п того регистра,выход которого

I

соединен с первым входом множимого блока первого умножител , первый вход множител  которого св зан с выходом блока шестого регистра, первый

вход которого подключен к выходупервого блока буферного запоминающего устройства, а второй вход соединен с первым выходом блока первого регистра , второй выход которого  вл етс  первым выходом устройства, второй выход блока первого умножител  св зан с входом блока седьмого регистра , первым входом множимого бло ,ка второго умножител , первым входом множимого и первым входом множител  блока третьего умножител , выход блока седьмого регистра подключен к второму входу множимого блока второго умножител , первый вход

40 множител  которого соединен с выходом второго блока буферного запоминающего устрриства, а второй вход подключен к выходу блока второго регистра,первый выход блока дев того регистра

45 св зан с вторым входом множител  блоков второго и первого умножителей , а также с вторым входом множимого блока первого умножител , второй выход блока дев того регистра

50 соединен с вторым входом множимого блока третьего умножител ,первый вход блока дес того регистра подключен к выходу третьего блока буферного запоминающего устройства,

55 второй вход св зан с выходом блока третьего регистра, а выход соединен с вторым входом множител  блока третьего умножител , второй выход которого подключен к входу блока одиннадцатого регистра, выход которого св зан с третьими, входами множимого блоков первого, второго и третьего умножителей, а также с входом множимого блока четвертого умножител , вход множител  которого соединен с выходом блока двенадцатого регистра, первый вход которого подклю1 ен к выходу 4e вертого блока буферного запоминающе устройства, а второй вход св зан с вторым выходом блока четвертого регистра, первый выход блока управлени  записью подключен к первому входу первого блока буферного запоминающего устройства, третий выхо к первому входу третьего блока буферного запоминающего устройства; второй выход - к первому входу второго блока буферного запоминающего устройства; четвертый выход - к пер вому входу буферного запоминающего устройства, первый вход устройства соединен с вторыми входами первого, второго, третьего и четвертого блоков буферного регистра, второй вход устройства  вл етс  входом блока тринадцатого регистра, выход которого подключен к входам схемы определени  количества циклов и блока... определени  начального адреса, выход которого соединен с входом блока управлени  записью выход схемы определени  количества циклов подкгмб чен к первому входу счетчика циклов, второй вход которого  вл етс  третьим входом устройства, а выход  вл етс  вторым выходом устройства, в блоках регистров их первые и вторые входы  вл ютс  первыми и вторыми информационными входами первых мультиплексоров , выходы которых соединены с входами регистров, выходы ко торых  вл ютс  выходами блоков регистров , в блоках умножителей первые и вторые входы множимых соединены с соответствующими информационными вхо дами вторых мультиплексоров, первые, вторые и третьи входы множителей подключены к соответствующим информационным входам третьих мультиплексоров , выходы вторых и третьих мультиплексоров соединены с входами множимого м множител  умножителей, выходы которых  вл ютс  выходами бло ков умножителей З. Недостатком известного устройства  вл етс  его низкое быстродейстаие. fSS6 Целью изобретени   вл етс  повышение скорости вычислени  алгебраических полиномов с фиксированными коэффициентами. Поставленна  цель достигаетс  тем, что в устройство, содержащее восемь блоков регистров, четыре блока умножителей и четыре сумматора, причем выход первого блока регистра  вл етс  первым выходом устройства, введены первый, второй и третий элементы И и блок управлени , содержащий счетчик , адреса, запоминающее устройство и регистр микрокоманд, причем выход первого блока регистра подключен к первому входу множимого блока первого умножител , второй вход множимого которого св зан с выходом первого сумматора, с первым входом множител  блока первого умножител  и с , первым входом блока первого регистра, выход блока первого умножител  соединен с вторым входом блока первого регистра и с первым входом блока вторюго регистра, второй вход которого подключен к выходу первого эле- мента И, а выход подключен к первому входу первого сумматора, второй вход KOTOpdro  вл етс  первым информационным входом устройства, выход блока третьего регистра соединен с вторым входом множител  блока первого умножител  и с первым входом множимого блока второго умножител , выход которого св зан с первыми входами блоков третьего и четвертого регистров , второй вход блдка четвертого регистра подключен к выходу второго элемента И, а выход соединен с первым входом второго сумматора, второй вход которого  вл етс  вторым информационным входом устройства, а выход подключен к входу множител , второму входу множимого блока второго умножител  и к второму входу блока третьего регистра, первый вход блока п того регистра св зан с выходом блока третьего умножител  и с первым входом блока шестого реглстра , второй вход которого подключен к выходу третьего элемента и, а выход соединен с первым входом ретьего сумматора, второй вход оторого  вл етс  третьим информа-. ционным входом устройства, а выход подкломен к первому входу множимого, к входу множител  блока третьего умножител  и к второму входу блока п того регистра, выход которого соединен с вторым входом множимого блока третьего умножител  и с первым входом множител  блока четвертого умножител , выход которого подключен к первому входу блока седьмого регистра, выход которого соединен с третьим входом множител  блока первого умножител , и с первым входом множимого блока четвертого умножител , а второй вход св зан с вторыми входами множител  и множимого блока четвертого умножител  и с выходом четвертого сумматора, первый вход которого соединен с выходом бло ка восьмого регистра, первый вход ко торЪго св зан с выходом блока четвер того умножител , второй вход четвертого сумматора  вл етс  четвертым информационным входом устройства, второй вход блока восьмого регистра св зан с первьи 1и входами первого, второго и третьего элементов И и с п тым информационным входом устройства , выходы блока управлени  с первого по восьмой подключены к управл ющим входам блоков первого, второг третьего, четвертого, п того, шестого , седьмого и восьмого регистров соответственно, выходь блока управле им  с дев того по двадцатый подключе мы к первым, вгогшм и третьим управл ющим входам блоков первого, второ го, третьего и четвертого умножителей , выходы блока управлени  с двадцатъ первого по двадцать третий подключены к вторым входам первого, второго и третьего элементов И, двад цать четвертый выход блока управлени   вл етс  выходом признака окончани  операции устройства, первый и второй входы синхронизации блока управлени   вл ютс  первым и вторым входами синхронизации устройства , первый информационный вход блока управлени   вл етс  первым вхо дом устройства, каждый блок peiHcTp оодержит мультиплексор и регистр, причем первый и второй входы блока регистра  вл ютс  первым и вторым информационными входами мультиплексора , управл ющий вход которого св  зан с управл ющим входом блока регистра , а выход соединен с входом регистра, выход которого  вл етс  выходом блока регистра, каждый блок умножител  содержит два мультиплекс ра и умножитель, причем первый и второй входы множимого блока умножи тел  соединены с соответствующими информационными входами первого мультиплексора, первый, второй и третий входы множителей блока умножител  подключены к соответствующим информационным входам второго мультиплексора , первый и второй управл ющие входы которого  вл ютс  соответствующими управл ющими входами блока умножител , управл ющий вход первого мультиплексора подключен к третьему управлпк цему входу блока умножител , выходы первого и второго мультиплексоров соединены с входами множимого и множител , выход KOTopqго  вл етс  выходом блока умножител . Блок управлени  содержит счетчик адреса, узел пам ти, регистр микрокоманд , причем первые входы счетчика адреса и узла пам ти  вл ютс  первым и вторым входами синхронизации блока управлени  соответственно, информационный вход которого  вл етс  вторым входом счетчика адреса, выход которого подключен к второму входу узла пам ти, выход которого св зан с входом регистра микрокоманд,, двадцать четыре выхода которого  вл ютс  соответствующими выходами блока управлени . На фиг.1 приведена структурна  схема устройства л  вычислени  полиномов; на фиг.2 - схема бхк5ка регистра; на фиг.З схема блока умножител ; на фиг. - схема блока управлени ; на фиг.5 - пор док поступлени  коэффициентов .полинома на информационные входы устройства в общем случае; на фиг.6 - то же, дл  случа , когда степень полинома m 13.,. . Устройство.содержит блок 1 первого регистра, первый выход 2, блок 3 первого умножител , первый сумматор , блок 5 второго регистра, первый информационный вход 6, блок 7 третьего регистра, блок 8 второго умножител , блок 9 четвертого регистра , второй сумматор 10, второй информационный вход 11, блок 12 п того регистра блок 13 третьего умножител , блок I шестого регистра , третий сумматор 15, третий информационный вход 16, блок 17 четвертого умножител , блок 18 седьмого регистра, четвертый сумматор 19, блок 20 восьмого регистра, четвер9 тый информационный вход 21, первый элемент И 22, второй элемент И 23, третий элемент И 24, п тый информационный вход 25, блок 26 управлени  выход 27 признака окончани  операции , первый вход 28 синхронизации устройства, второй вход 23 синхрони sauMkT устройства, первый вход ЗР устройства, мультиплексоры 31, регистры 32, мультиплексоры 33, мультиплексоры 3, умножители 35, счет чик адреса Зб, узел 37 пам ти, запо минающее устройство, регистр 38 микрокоманд. Выход блока первого регистра 1 соединен с первым-выходом 2 устройства и с первым входом множимого I блока первого умножител  3, бторой вход множимого которого св зан с выходом первого сум .матора 4,.с первым входом множител  блока первого умножител  3 и с первым входом блока первого регистра 1, выход блока первого мно жител  3 соединен с вторым входом блока первого регистра 1 и с первым входом блока второго регистра 5, выход которого подключен к первому входу первого сумматора 4, второй вход которого  вл етс  первым инфор мационным входом устройства 6, выхо блока третьего регистра 7 соединен с вторым входом множител  блока пер вого умножител  3 и с первым входом множимого блока второго умножител  8 выход которого св зан с первыми вхо дами блоков третьего 7 и четвертого 9 регистров, выход которого соединен с первым входом второго суммато 10, второй вход которого  вл етс  вторым информационным входом устрой ства 11, а выход подключен к входу множител , второму входу множимого блока второго умножител  8 и к второму входу блока третьего регистра 7, первый вход блока 12 п того регистра св зан с выходом блока 13 третьего умножител  и с первым входом блока И шестого регистра, выход которого соединен с первым входом третьего сумматора JJ, второй вход которого  вл етс , третьим информационным выходом 16 устройства, а выход подключен к первому входу множимого, к вхо ду множител  блока 13 третьего умножител  и к второму входу блока 12 п того регистра, выход которого сое6 динен с вторым входом множимого блока 13 третьего умножител  и с первым входом множител  блока 17 четвертого умножител , выход которого подключен к первому входу блока 18 седьмого регистра, выход которого соединен с третьим входом множител  блока 3 первого умножител  и с первым входом множимого блока 17 четвертого умножител , а второй вход св зан с вторыми входами множ14тел  и множимого блока 17 четвертого умножител  и с выходом четвертого сумматора 19, первый вход которого соединен с выходом блока 20 восьмого регистра , первый вход которого св зан с выходом блока 17 четвертого умножител , второй вход четвертого суммаТора 19  вл етс  четвертым информационным входом 21 устройства; второй вход блока 20 восьмого регист ра св зан с первыми входами первого 22, второго 23 и третьего 2 элементов И и с п тым информационным входом 25 устройства, первые восемь выходов блока 26 управлени  подклю чены к управл ющим входам блоков первого 1, второго 5, третьего 7, четвертого 9,п того 12, шестого Т, седьмого 18 и восьмого 20 регистров, следующие двенадцать выходов подключены к первым, вторым и третьим управл ющим входам блоков первого 3, второго 8, третьего 13 и четвертого 17 умножителей соответственно, следующие три выхода подключены к вторым входам первого 22, второго 23 и третьего 2 элементов И,- последний выход блока управлени   вл етс  выходом 27 признака окончани  операции устройства, первый и второй входы синхронизации блока управлени   вл ютс  первым 28 и вторым 29 входами синхронизации устройства , первый вход блока управлени   вл етс  первым входом 30 устройства . В блоках регистров первые и вторые входы  вл ютс  первыми и вторыми информационными входами первых мультиплексоров 31, управл ющие входы которых св заны с управл ющими входами блоков регистров, а выходы соединены с входами регистров 32, выходы которых  вл ютс  выходами блоков регистров, в блоках умножителей первые и вторые входы множимых соединены с информационными входами вторых мультиплексоров 33, первые. вторые и третьи входы множителей подключены к соответствующим информационным входам третьих мультиплек соров З, первые и вторые управл ющие входы которых  вл ютс  соответ ствующими управл ющими входами блоков умножителей, управл ющие входы вторых мультиплексоров 33 подключен к третьим управл кнцим входам блоков умножителей, выходы вторых 33 и третьих 3 мультиплексоров соединен с входами множимого и множител  умн жителей 35, выходы которых  вл ютс  выходами блоков умножителей; в блок управлени  первые входы счетчика ад реса Зб и запоминающего устройства 37  вл ютс  первым и вторым входом синхронизации блока 2б управлени  ссютветственно, информационный вход которого  вл етс  вторым входом счет чика 36, выход которого подк/ очен к второму входу запоминающего устройства 37, выход которого св зан с входом регистра 38 микрокоманд, двадцать четыре выхода которого  вл ютс  соответствующими выходами блока 26 упраелени , вторые входы блоков второго регистра 5, четвертого регистра 9 и шестого регистра 1Л св заны с выходами первого 22, второго 23 и третьего 21 элементов В устройстве вычисл ютс  полиномы с фиксированными коэффициентами да Pv,U),(X-nr)(X+P:,)-fq)HY+P2) Л25.-Их Р1и}13)% где значение вычисл емого полинома; C«v,,r,P-,,V.p,4,..., PCHjll ,t{. - коэффициенты полинома; X - независима  переменна ; И- степень полинома, представленна  целым положитель .ным числом; Ul и- четное, -ttiil. И- нечетное. Коэффициенты г ,р ,с,- расчитыва ютс  предварительно, исход  из известнь ,х коэффициентов полинома Р„ (х представленного в виде :Ц,(У )С1у,Х. ау, X + Q/jX- Qo, где а, а,..., а , а - известны коэффициенты полинома. Рассмотрим работу устройства на примере вычислени  полинома со стеЮ б12 пенью Vi 13. На первый 6, второй 11, третий 16 и четвертый 21 информационные входы поступают коэффициенты полиномаац ,г,Р,с,..,,Р1и|а.1,Ч в пор дке, показанном на фиг.5 В случае,когда , где к - целое положительное, число, недостающие в строке коэффициенты Р замен ютс  нул ми, а недостающие коэффициенты ,V-i- единицами.. В рассматриваемом случае пор док поступлени  коэффициентов на информационные входы устройства показан на фиг.6. В первом цикле работы устройства в счетчик адреса Зб блока 26 управлени  через первый вход 30 заноситс  степень полинома И , котора   вл етс  базовым адресом началасоответству-, ющей микропрограммы, расположенйой в узле 37 пам ти. По первому входу 28 синхронизации из запоминающего устройства считываетс  слово микрокoмaндь , которое записываетс  в регистр 38 микрокоманды. По второму входу 29 синхронизации производитс  модификаци  адреса запоминающего устройства в счетчике адреса 36. Первые восемь выходов блока 26 управлени  управл ют коммутацией блоков регистров 1,5,7,9,12,1i,l8 и 20. Следующие двенадцать выходов управл ют коммутацией входов множимого и множител  первого 3, второго 8, третьего 13 и четвертого 17 блоков умножителей, причем каждый блок умножител  имеет три управл щих входа . Следующие три выхода поступают на входы элементов И 22, И 23 и И 2, управл   прохождением переменной X от п того информационного входа 2S устройства на входы второго 5, четвертого 9 и шестого 1 регистра. В рассматриваемом случае переменна  записываетс  в блок четвертого регистра Э через элемент И 23, в блок шестого регистра Н через элемент И 2) и в блок восьмого регистра 20. Затем на первый информационный вход 6 устройства поступает коэффициент Pg 0, на второй информацион„ый вход 11 устройства коэффициент :.. информационный вход , коэффициент Р . на четвертый информационный вход 21 коэффициент Р в соответствии с расположением коэффициентов полинома , показанным на фиг.6. Выходы блоков регистров второго 5, четвер13 того 9, шестого И и восьмого 20 под ключены к входам первого , второго 10, третьего 15 и четвертого 19 сумматоров . При этом на выходах названных сумматоров образуютс  соответственно выражени  о, х+г, . д, Содержимое второго сумматора 10(так ; как он содержит выражение х+г)записы етс  в блок третьего регистра 7. Содержимое третьего 15 и четвертого 19 сумматоров поступает на входы множимых и множителей третьего 13 и четвертого 17 блоков умножителей соответственно, возводитс  в квадрат и записываетс  в блоки шестого I и восьмого 20 регистров. Затем на первый 6, второй 11, третий 16 и четвертый 21 информационные входы устройства поступают коэффициенты Pg 1 а,,, q, q в соответствии с пор дком, показанным на фиг.. На выходах сумматоров Ц, 10, 15 и. 19 образуютс  выражени  1, Оц ( + 9, , (Ki-Pj} + Результаты первого , третьего 15 и четвертого 19 сумматоров записываетс  в первый 1, п тый 12 и седьмой 18 блоки регистров . Результат второго сумматора 10 an поступает на вход множитеп второго блока умножител  8 и умнож. етс  на содержимое третьего регистра 7. Полученный результат ау(х+ ) записываетс  в третий регистр 7. Во втором, третьем,..., (В-1)-м циклах, где t - количество циклов, устройство работает следующим образом . Через п тый информационный вход. 25 устройства и через первый 22, вто рой 23 и третий 2 элементы И в блоки второго 5, четвертого 9, шестого 1 и восьмого 20 регистров записываетс  переменна  х. На первый 6, второй 11, третий 16, четвертый 21 информационные входы устройства поступают коэффициенты полинома Р, Pj P/j, Р соответственно, которые на первом kf втором 10, третьем 15 и четвертом 19 сумматорах складываютс  с переменной х; Результаты сложени  возвод тс  в квадрат на первом 3, втором 8, третьем 13 и четвертом 17 блоках умножителей. Полученные результаты записываютс  в блоки второго 5, четвертого 9, шестого И и восьмого 20 регистров. Затем на первый 6, второй 11, третий 16 и четвертый 21 информационные входы устройства поступают коэффициенты 5б11, 44. Я а Чх Ч , которые складываютс  на первом 4, втором 10, третьем 15, четвертом 19 сумматорах, на выхода которых образуютс  суммы(х )4 фд ( P%),)H2. V4Полученные результаты умножаютс  на содержимое блоков .первого 1, третьего 7, п того 12, седьмого 18 регистров в блоках первого 3, второго 8, третьего 13, четвертого 17 умножителей . Полученные результаты )(л, ) toy,, Нч PI) tvii i )М и 5 Ф5 записываютс  в соответствующие блоки первого 1 , третьего 7, п того 12, седьмого 18 регистров. В заключительном 1-м цикле содержимое блока третьего регистра 7 умножаетс  на содержимое блока первого регистра 1 в блоке первого умножител  3. Результат помещаетс  в блок первого регистра 1. Одновременно содержимое блока п того регистра llумножаетс  на содержим .ое блока седьмого регистра 18 в блоке четвертого умножител  17. Результат заноситс  в блок седьмого регистра 18. Затем содержимое блока первого регистра 1 умножаетс  на содержимое блока седьмого регистра 18 в блоке первого умножител  3. Результат умножени , который  вл етс  результатом операции, записываетс  в блок первого регистра 1, из которого поступает на первый выход 2 устройства. Одновременно блок управлени  26 формирует сигнал, который поступает с двадцать четвертого выхода блока управлени  26 на выход 27 признака окончани  операции устройства. После этого устройство готового к вычислению нового полинома. Введение новых элементов и св зей позвол ет увеличить быстродействие устройства при вычислении полиномов с фиксированными коэффициентами. Врем  вычислени  полинома степени И на известном устройстве определ ют Ч V 2t - врем , необходимое дл  получени  степеней X , X X независимой переменной х; 1 врем ,необходимое дл  вычислени  одной ветви полинома : -гЗ-Ь - врем ,нео(5ходимое дн  получени  суммы ветвей полинома Ч Ч Y w n - целое; « наименьшее число,превыоююцее пи дробное. Таким о6рдэом7 Врем  вычислени  полинома на известном устройстве определ етс  выражением i lDT:l ttc +tv«. в данном устройстве дл  вычислени  полинома степени п необходимо врем  Ч (и -V 2t|,| врем  работы первого цикла Устройства (образование выражений ) : р| 18 {t + t) - врем  работы устройства во 5,««, t-1 цикле; V м - врем  работы уст ройства в эaкm читeлitl ном цикпе; Си/83 и 18 ; если Vife целое лисло Пи 183 равж) наименьшему цело му числу, превышающе и/6 .если и/в- дробное Следовательно дл  вычислени  поли нома степени п на данном устройстве необходимо следующее врем  . Определ ют разность Т - 1 , т.е. уменьшение времени вычислени  полинома степени п. на Предлагаемом устройстве по сравнению с известным T,-7,MIiJiMtf JSM . Из анализа полученного выражени  следует, что 1 2 2tvM+ 4A, есАМ Vi 8Кj Т -Та-t j -l-bcA, есХц 8К-4: И 8К, ,еслч ftc M c8K-4t где К - целое, положительное число ( К - 1,2,3,...)Оценивают отношение времени вычислени  полиномов степени 8 на выпускаемой ЪШ ЕС-1050 (известное устройство ) и на предлагаемом устройстве. Известно, что на базовом устройстве при работе с фиксированной зап той операци  типа R-R сложени  занимает fecN5-0,feSMKo, умножени  - « 2 «кс. Тогда врем  счета полинома степени л 8 на базовом устройстве составл ет ). Ecie считать, что умножители и еумматоры предлагаемого устройства стро тс  аналогично + звестному,Чо врем  счета полинома на предлагаемом устройстве равно ()+iv,,-. 2()+2.г7,Змкс. Таким образом, быстродействие предлагаемого устройства в 2,9 раз превышает &1стродействие известного.

ш.

Фив.2

(Pu2:3

7W

US

Qn ГЖ

9-9

г

P4

.1.

(Рие.5

PeO

B-f

an

Яг

/V

«

)-: 1Ж2

i.

А

 .

1

Рб

Pf

95А

е

z

1.

фиг. 6

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОЛИНОМОВ С ФИКСИРОВАННЫМИ КОЭФФИЦИЕНТАМИ, содержащее восемь блоков регистров, четыре блока умножителей и четыре сумматора, причем выход первого блока регистра является выходом устройства ,отличающеес я тем, что, с целью повышения скорости вычисления алгебраических полиномов с фиксированными коэффициентами, в него введены первый, второй и третий элементы И и блок управления, причем выход первого блока регистра подключен к первому входу множимого блока первого умножителя, второй вход множимого которого связан с выходом первого сумматора, с первым входом множителя блока первого умножителя и с первым входом блока первого регистра, выход блока первого умножителя соединен с вторым входом блока первого регистра и с первым входом блока второго регистра, второй вход которого подключен к выходу первого элемента И, а выход подключен к первому входу первого сумматора, второй вход которого является первым информационным входом устройства, выход блока третьего регистра соединен с вторым входом множителя блока перво го умножителя и с первым входом множимого блока второго умножителя, выход которого связан с первыми входами блоков третьего и четвертого регистров, второй вход блока четвертого регистра подключен к выходу второго элемента И, а выход соединен с первым входом второго сумматора, второй вход которого является вто рым информационным входом устройства, а выход подключен к входу множителя, второму входу множимого блока второ- * го умножителя и к второму входу блока третьего регистра,первый вход блока пя- того регистра связан с выходом блока третьего умножителя и с первым входом блока шестого регистра, второй вход которого подключен к выходу третьего элемента И, а выход соеди нен с первым входом третьего сумматора , второй вход которого является третьим информационным входом устройства, а выход подключен к первому входу множимого, к входу множителя блока(третьего умножителя и к второму входу блока пятого ре гистра, выход которого соединен с вторым входом множимого блока третьего умножителя и с первым входом множителя блока четвертого умножи теля, выход которого подключен к первому входу блока седьмого ре гистра, выход которого соединен с третьим входом множителя блока первого умножителя и с первым входом множимого блока четвертого умножителя, а второй вход связан с вторыми входами множителя и множимого блока четвертого умножителя и с выходом четвертого сумматора, первый вход которого соединен с выходом блока восьмого регистра, первый вход которого связан с выходом блока четвертого умножителя, .второй вход четвертого сумматора является четвертым информационным входом устройства, второй вход блока восьмого регистра связан с первыми входами первого,второго, третьего элементов И и с пятым информационным входом устройства, выходы блока управления с первого по восьмой подключены к управляющим входам блоков первого, второго,третьего, четвертого, пятого» шестого, седьмого и восьмого регистров соответственно, выходы блока управления с девятого по двадцатый подключены к первым, вторым и третьим управляющим входам блоков первого, второго, третьего и четвертого умножителей . соответственно, выходы блока управления с двадцать первого по двадцать третий, подключены к вторым входам первого, второго и третьего элементов И, двадцать четвертый выход блока управления является выходом признака окончания операции устройства, первый и второй входы синхронизации блока управления являются первым и вторым входами синхронизации устройства, первый информационный вход блока управления является первым входом устройства, каждый блок регистра содержит мультиплексор и регистр, причем первый А второй входы блока регистра являются первым и вторым информационными входами мультиплексора, управляющий вход которого связан с управляющим входом блока регистра, а выход соединен с входом регистра, выход которого является выходом блока регистра,каждый блок умножителя содержит два мультиплексора и умножитель, причем первый и второй входы множимого блока умножителя соединены с соответствующими информационными входами первого мультиплексора’, первый, второй и третий входы множителей блока умножителя подключены к соответствующим информационным входам второго мультиплексора, первый и второй управляющие входы которого являются соответствующими управляющими входами блока умножителя, управляющий вход первого мультиплексора подключен к третьему управляющему входу блока умножителя, выходы первого и второго мультиплексоров соединены с входами множимого и множителя умножителя, выход которого является выходом блока умножителя.2. Устройство поп.1,отличаю щ е е с я тем, что блок управления содержит счетчик адреса, узел памяти, регистр микрокоманд, причем первые входы счетчика адреса и узла памяти являются первым и вторым входами синхронизации блока управления соответственно, информационный вход которого является вторым входом счетчика адреса, выход которого подключен к второму входу узла памяти, выход которого связан с входом регистра микрокоманд, двадцать четыре выхода которого являются соответствующими выходами блока управления.