SU1451694A2 - Устройство дл цифровой двумерной свертки - Google Patents
Устройство дл цифровой двумерной свертки Download PDFInfo
- Publication number
- SU1451694A2 SU1451694A2 SU864130292A SU4130292A SU1451694A2 SU 1451694 A2 SU1451694 A2 SU 1451694A2 SU 864130292 A SU864130292 A SU 864130292A SU 4130292 A SU4130292 A SU 4130292A SU 1451694 A2 SU1451694 A2 SU 1451694A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- group
- memory
- outputs
- memory blocks
- Prior art date
Links
Landscapes
- Image Processing (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например при обработке изображений. Цель изобретени - расширение функциональных возможностей устройства 13 IS т путем вьщелени контурных признаков изображени . Устройство содержит мультиплексор 1, блок 2 пам ти весовых коэффициентов, группу 3 узлов пам ти, группу 4 блоков умножени , блок 5 синхронизации, счетчики 6, 7, дешифраторы 8-10, элементы И 11, 12, информационный вход 13 устройства, вход 14 загрузки весовых коэффициентов устройства, группу 19 накапливающих сумматоров, входы 20, 21 загрузки верхних и нижних порогов устройства , блоки 22, 23 пам ти порогов, цифровые компараторы 24, 25, выходы 26, 27 контурных признаков устройства . С помощью блоков 22, 23 пам ти и цифровых компараторов 24, 23 на выходах 26, 27 устройства формируютс признаки контуров (верхнего и .нижнего) устройства. 4 ил. & (Л ; г; ел г/ N
Description
Изобретение относитс к вычислительной технике, может быть использовано при обработке двумерных массивов данных большой размерности, например при обработке изображений, и вл етс усовершенствованием изобретени по авт. св. № 1196871.
Цель изобретени - расширение функциональных возможностей устройст ва путем выделени контурных признаков изображени .
На фиг. 1 приведена функциональна схема устройства; на фиг. 2-4 - функциональные схемы блока пам ти порогов, прз-шеры исполнени .
Устройство дл цифровой двумерной свертки (ЦДС) содержит мультиплексор 1, блок 2 пам ти весовых коэффициентов , группу узлов 3 пам ти, группу блоков 4 умножени , блок 5 синхронизации, счетчики 6 и 7, де- шифраторы 8 - 10, элементы И 11 и 12, информационный вход 13 устройства , вход 14 загрузки весовых коэф- фициентов устройства, вход 15 задани режима работы устройства, входы 16 и 17 синхронизации устройства, выход 18 устройства, группу накапливающих сумматоров 19, входы 20 и 21 загрузки верхних и нижних порогов устройства соответственно, блоки 22 и 23 пам ти порогов, цифровые компараторы 24 и 25, а также выходы 26 и 27 контурных признаков устройства.
Блок 22 пам ти порогов, изображенный на фиг. 2, выполнен в виде двухпортового узла 28 пам ти.
Блок 22 пам ти порогов, изображенный на фиг. 3, образует группа регистров 29.
Блок 22 пам ти порогов, изображенный на фиг. 4, содержит сдвиговьг узел 30 пам ти.
Функциональна схема устройства (фиг. 1) составлена дл варианта реализации блока 22 пам ти порогов на двухпортовом узле 28 пам ти.
Устройство работает следующим образом.
Предварительно при соответствующем сигнале на входе 15 задани режима работы : устройства через мультиплексор 1 по входу 14 загрузки весовых коэффициентов устройства происходит запись весовых коэффициентов в узльт З пам ти группы (тактовые цепи,чрбеспечивакнцие запись информации, ,не показаны).
После загрузки весовых коэффициентов измен етс сигнал на входе 15 задани режима работы устройства, при этом к информационному входу первого узла 3 пам ти группы через мультиплексор 1 подключаетс выход последнего узла 3 пам ти группы.
ЦДС изображени с дром (2К + 1)х X (2L + 1)
К L
,j.e
e-L
6)
k.e
S
0 5 о
Q
С
5
0
выполн етс посредством параллельного умножени входной точки изображени x. на 2К + 1 соответствуюпщх весовых коэффициента х , . ,..., X ..g. ; ..., X j. г-сэ ц р формировани частичных сумм ЦДС 2К + 1 накапливающих сумматорах группы 19, сдвига весовых коэффициентов в узлах пам ти группы 3 на один элемент при каждом поступлении новой точки изображени , формировании результата ЦДС в одном из накапливающих сумматоров 19 группы после обработки каждой строки изображени . Считывание результата ЦДС из накапливающих сумматоров 19 группы осуществл етс с помощью управл ющего сигнала, поступающего на входы считывани с соответствукщего выхода дешифратора 10. Обнуление содержимого накапливающего сумматора 19 группы , сформировавшего результат ЦДС, осуществл етс путем подачи управл ющего сигнала ни вход нулевых уста;- .новок накапливающих сумматоров 19 группы с соответствующего выхода дешифратора 9. Счетчик 6 осуществл ет цикл счета до 2L + 2, последний такт служит дл считывани результата ЦДС из накапливающего сумматора 19 группы, сформировавшего выходное значение ЦДС, на выход 18 устройства . Дешифратор 8 на основе дешифрации сигналов состо ни счетчика 6 формирует сигналы, соответствующие первому и (2L + 2) -му состо ни м счетчика 6.
С помощью сигналов, поступающих по первому входу 16 синхронизации устройства, осуществл етс синхронизаци сдвигов в узлах 3 пам ти группы и запись произведей йй в накаплива- нщие сумматоры 19 группы. С помощью сигналов, поступакицих по второму входу синхронизагщи устройства, осуществл етс синхронизаци работы блоков 4 умножени группы. Первый и второй элементы И 11 и 12 осущевл ют запрет поступлени синхронизирующих сигналов на узлы 3 пам ти группы, блоки 4 умножени группы и сумматоры 19 группы при (2L + 2)-м состо нии счетчика 6. После обрабоки каждой строки изображени , т.е поступлени 2L + 2 синхронизирующи сигналов, счетчик 6 вырабатывает н выходе завершени цикла сигнал синхронизации счетчика 7. Сигналь состо ни счетчика 7 анализируютс дешифраторами 9 и 10, которые в первом такте осуществл ют обнуление предьщущего результата в сумматоре 19 группы, а на (2L + 2)-м такте - считывание результата ЦДС из сумматора 19 группы, сформировавшего результат ЦДС. Цикл счетчика 7 равен 2К + 1,
Выделение контурных признаков изображени с дром (2К + 1) х (2L + 1) выполн етс посредством последовательного сравнени результатов вычислени свертки в точках с соответствующими нижним и верхним пороговыми значени ми в данных точках. Загрузка пороговых значений в блоки 22 и 23 пам ти порогов емкостью (2К + 1) слов каждый начинаетс после загрузки весовых коэффициентов в узлы 3 пам ти группы и производитс с началом обработки каждой очередной строки изображени . По окончании обработки строки изображени т.е. при (2L + 2)-м состо нии счетчика 6, одновременно со считыванием результата ЦДС на выход устройства 18 и первые входы цифровых компараторов 24 и 25, на вторые входы цифровых компараторов 24 и 25 соответственно из блоков 22 и 23 пам ти порогов считываютс соответствующие данному результату ЦДС значени верхнего и нижнего порогов. Результаты сравнени с выходов цифровых компараторов 24 и 25 передаютс на соответствующие выходы 26 и 27 контурных признаков.
При реализации блоков 22 и 23 пам ти порогов в виде сдвигового узла 30 пам ти считывание значений порогов на выходы блоков 22 и 23 производитс одновременно с записью новых значений на входы блоков 22 и
10
4516944
23 пам ти порогов с последнего выхода первого дешифратора (фиг. 4). При реализации блоков 22 и 23 в виде двухпортового узла 28 пам ти сигналы состо ни счетчика 7 параллельно подаютс на адресные входы обоих каналов двухпортового узла 28 пам ти, причем в (2L -f 2)-м такте работы устройства осуществл етс считывание значений порогов по вторым каналам двухпортовых узлов 28 пам ти на вторые входы цифровых компараторов 24 и 25, а в первом такте следующего цикла по этому же адресу осуществл етс запись по первым каналам двухпортового узла 28 новых значений порогов.
При реализации блоков 22 и 23 пам ти порогов согласно фиг. 3 необходимо использовать дл управлени этими блоками сигналы с выходов дешифраторов 9 и 10.
15
20
25 ф
о р М у л а
зобретени
30
Устройство дл цифровой двумерной свертки по авт. св. № 1196871, отличающеес тем, что, с
- у Ч 1 U J С
целью расширени функциональных возможностей устройства за счет вьщеле- ни контурных признаков изображени в .него введены два блока пам ти порогов и два цифровых компаратора, причем ин- 35 Формационные входы первого и второго блоков пам ти порогов вл ютс соответственно входами загрузки верхних и нижних порогов устройства, информационные выходы первого и второго 40 блоков пам ти порогов соединены с первыми информационными входами соответственно первого и второго цифроные ;°f . информационные входы которых объединены и под- 5 ключены к выходу устройства, адресные входы первого и второго блоков пам ти порогов объединены и соединены с информационным выходом второго счетчика блока синхронизации 0 входы записи и входы считывани первого и второго блоков пам ти соединены соответственно с первым и последним выходами первого дешифратора блока синхронизации, выходы перво- 5 го и второго цифровых компараторов вл ютс соответственно первьп и
--
Фаз. 2
Claims (1)
- 25 Формула изобретенияУстройство для цифровой двумерной свертки по авт. св. № 1196871, отличающееся тем, что, с 30 целью расширения функциональных возможностей устройства за счет выделения контурных признаков изображения,в него введены два блока памяти порогов и два цифровых компаратора, причем ин35 формационные входы первого и второго блоков памяти порогов являются соответственно входами загрузки верхних . и нижних порогов устройства, информационные выходы первого и второго 4θ блоков памяти порогов соединены с первыми информационными входами соответственно первого и второго цифровых компараторов, вторые информационные входы которых объединены и под45 ключены к выходу устройства, адресные входы первого и второго блоков памяти порогов объединены и соединены с информационным выходом второго счетчика блока синхронизации, 50 вхо,^ь1 записи и входы считывания первого и второго блоков памяти соединены соответственно с первым и последним выходами первого дешифратора блока синхронизации, выходы перво55 го и второго цифровых компараторов являются соответственно первым и , вторым выходами контурных признаков устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864130292A SU1451694A2 (ru) | 1986-10-08 | 1986-10-08 | Устройство дл цифровой двумерной свертки |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864130292A SU1451694A2 (ru) | 1986-10-08 | 1986-10-08 | Устройство дл цифровой двумерной свертки |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1196871 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1451694A2 true SU1451694A2 (ru) | 1989-01-15 |
Family
ID=21261358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864130292A SU1451694A2 (ru) | 1986-10-08 | 1986-10-08 | Устройство дл цифровой двумерной свертки |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1451694A2 (ru) |
-
1986
- 1986-10-08 SU SU864130292A patent/SU1451694A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1196871, кл. G 06 F 11/00, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4809161A (en) | Data storage device | |
US5333119A (en) | Digital signal processor with delayed-evaluation array multipliers and low-power memory addressing | |
US3717756A (en) | High precision circulating digital correlator | |
JPS59157811A (ja) | デ−タ補間回路 | |
JPS60219675A (ja) | 時間軸変換回路 | |
US4336600A (en) | Binary word processing method using a high-speed sequential adder | |
SU1451694A2 (ru) | Устройство дл цифровой двумерной свертки | |
US3328566A (en) | Input-output system for a digital computer | |
US4285047A (en) | Digital adder circuit with a plurality of 1-bit adders and improved carry means | |
SU1196871A1 (ru) | Устройство дл цифровой двумерной свертки | |
SU1262492A1 (ru) | Генератор случайных чисел | |
US20020004881A1 (en) | Data transfer apparatus and data transfer method | |
EP0632458A2 (en) | Parallel data outputting storage circuit | |
RU1783519C (ru) | Устройство дл умножени @ -разр дных двоичных чисел | |
SU1714609A1 (ru) | Устройство дл формировани теста блока оперативной пам ти | |
RU1795442C (ru) | Устройство дл задержки информации с контролем | |
RU1793450C (ru) | Устройство дл селекции элементов контура изображений объектов | |
SU1651244A1 (ru) | Устройство дл определени временного положени центра импульсного сигнала | |
SU1693617A1 (ru) | Устройство дл считывани информации | |
SU1019456A1 (ru) | Устройство дл вычислени полиномов с фиксированными коэффициентами | |
SU1536366A1 (ru) | Устройство дл ввода-вывода информации | |
SU1215133A1 (ru) | Трехканальное резервированное запоминающее устройство | |
RU2042196C1 (ru) | Устройство для моделирования цифровых схем | |
SU1649679A1 (ru) | Устройство дл кодировани по векторному методу | |
SU1437920A1 (ru) | Ассоциативное запоминающее устройство |