RU1795442C - Устройство дл задержки информации с контролем - Google Patents

Abstract

Устройство относитс  к запоминающим устройствам и может быть использовано в лини х задержки цифровой информации. Целью изобретени   вл етс  повышение точности функционировани  устройства. В устройство введены группа регистров, два элемента И, два дешифратора, два мультиплексора , интерпол тор, сумматор, второй элемент задержки, третий выходной регистр . Устройство позвол ет нар ду с контролем воспроизводимой информации отдельно дл  старших и младших разр дов воспроизводимых отсчетов, задерживаемых устройством, формировать интерпо - лированные значени  текущих отсчетов по ближайшим корректно воспроизведенным предшествующему и последующему отсчетам , что позвол ет повысить точность воспроизведени . 1 з.п. ф-лы, 3 ил.

Description

Изобретение относитс  к области вычислительной техники и может быть использовано в лини х задержки цифровой информации.

Целью изобретени   вл етс  повышение точности функционировани  устройства .

На фиг. 1 приведена функциональна  схема устройства; на фиг, 2 - схема интер- пол тора; на фиг. 3 - схема дешифратора.

. Устройство содержит четыре блока свертки 1-4, блок 5 выработки адреса, накопитель 6, первый и второй блоки 7, 8 сравнени , выходные регистры 9, 10, 11, группу регистров 12, дешифраторы 13, 14, сумматор 15, интерпол тор 16, мультиплексоры 17, 18, выход 19 блока 17, выход 20 блока 18, выход 21 блока 15, триггер 22, элементы задержки 23, 24, элементы И 25, 26, элемент ИЛИ 27, вход 28 синхронизации устройства.

вход 29 старших разр дов устройства, вход 30 младших разр дов устройства, вход 31 блока 9, вход 32 блока 10, выходы 33, 34 устройства, выход 35 блока 11, выход 36 блока 22, выходы 37, 38, 39.40 регистров 12.

Интерпол тор 16 содержит узел вычитани  41, узел делени  42, узел умножени  43, сумматор 44.

Дешифратор 13 содержит группу элементов И 45, группу элементов НЕ 46, группу элементов И 47, шифратор 48, причем входы i-ro элемента И 45 соединены с выхо- дами 39 и 40 i-ro регистра группы 12, ,k-1. Выход j-ro элемента И 45 соединен со входом элемента НЕ 46, , k-2, выход элемента И 45 с первым входом шифратора 48, выходы элементов И 45 со второго по последний соединены с первыми входами элементов И 47. Выход 1-го элемента НЕ 46 соединен с входами элементов И 47 с 1+1-го

VJ

лО

ел

fc

го

по К-1-й. Выходы элементов М 47 соединены с соответствующими входами блока 48, выход которого  вл етс  выходом блока.

Блок 14 имеет ту же структуру, что и блок 13. Отличие в том, что К-1-му входу блока 13 соответствует К+1-й вход блока 14 и т.д., первому входу блока 13 соответствует N-й вход блока 14.

В исходный момент времени происходит нулева  установка узлов 9, 10, 11, 12 и  чеек 6 накопител . Блок 11 устанавливаетс  в единичное состо ние.

При работе устройства на его информационные входы 29 и 30 поступают соответственно старшие и младшие разр ды слов задерживаемого массива. Каждое слово сопровождаетс  синхроимпульсом типа меандр по входу 28. Во врем  первой половины такта происходит чтение информации из  чейки накопител , адрес которой определ етс  содержимым блока 5, выполненного , например, в виде счетчика, а во врем  второй половины - запись информации в ту же  чейку. Блок 5 выработки адреса по импульсам синхронизации последовательно перебирает адреса  чеек блока 6 - накопител . Старшие и младшие информационные разр ды задерживаемого слова массива записываютс  в накопитель б вместе с соответствующими им контрольными разр дами, вычисленными соответственно блоками свертки 1 и 2. При чтении слова из накопител  происходит вновь вычисление контрольных разр дов в блоках свертки 3 и 4 соответственно дл  старших и младших разр дов слова и сравнени  их с контрольными разр дами, считанными из накопител . Если воспроизведенное слово совпадает (по вычисленным контрольным разр дам) с записанными дл  него в блоке б контрольными разр дами (отдельно дл  старших и младших разр дов слова), то по вл етс  единичный сигнал на выходе Равно соответственно бло$| сравнени  7 или/и 8. Иначе говор , дл  корректно воспроизведенного слова сочетание сигналов на выходах блрков 7 и 8 - 11, а дл  некорректных воспроизведений слов - соответственно 10, 01, или 00, причем левый О соответствует искажению воспроизведени  старших разр дов, а правый О - искажению воспроизведени  младших разр дов.

После сформировани  решений о корректности воспроизведени  слова на блоках 7 и 8, с некоторой соответствующей задержкой, обеспечиваемой блоком 23, синхроимпульс поступает на регистры группы 12, в результате чего на них происходит сдвиг смежных слов и соответствующих им

решен т,} о корректности воспроизведени  старших и младших (соответственно выходы 30 и 40) разр дов; решение по текущему слову записываетс  в регистр 12i. На выходы устройства задержанное слово поступает из регистра 12к. При этом старшие (выход 31) и младшие (выход 32) разр ды записыва- ютс  в блоки 9 и 10 в том случае, если соответственно на выходах 39k и 40k

присутствуют единичные сигналы (свидетельствующие о корректности воспроизведени ), которые открывают элементы И 25, и 26, через которые происходит задержанный на элементе 24 синхроимпульс записи

на блоки 9 и 10, В противном случае в регистре 9 и/или 10 сохран етс  значение соответствующих разр дов предыдущего слова, а с контрольных выходов 33 и/или 34 формируютс  нулевые значени  (дл  полного

совпадени  с уровн ми сигналов прототипа можно включить в состав устройства перед выходами 33 и 34 элементы НЕ, свидетель- . ствующие о некорректности воспроизведени  соответствующих разр дов слова.

в этом аспекте за вл емое устройство функционирует близко к принципу действи  прототипа, Основное отличие - в прохождении задерживаемого слова дополнительно через часть группы регистров 12 - от первого до k-ro, вследствие чего задержка (в единицах синхроимпульсов) за вл емого устройства составл ет К+М, где М - модуль счета блока 5. а К - номер регистра группы 12, с которого снимаетс  выходное

слово. Это отличие дл  вышеописанной части узлов устройства несущественно, и необходимо дл  выравнивани  выходных сигналов вышеописанной части и дополнительной группы узлов, позвол ющей повысить .точность воспроизведени , и описываемой ниже.

Совокупность узлов 12-18,22,27 позвол ет повысить точность воспроизведени 

слов массива (это существенно при тех случа х , когда данные слова характеризуют последовательность отсчетов медленно мен ющихс  параметрических значений) в услови х произвольной интенсивности-сбоев и помех при записи и воспроизведении задерживаемых слов. При этом дл  повыше- . ни  точности фактически реализуетс  процесс адаптивной интерпол ции, то есть - определени  неверно воспроизведенного

слова (значени  параметра) по ближайшим корректно воспроизведенным значени м. Интерпол ци   вл етс  адаптивной, так как значение отсчета, восстанавливаемого устройством посредством данной интерпол ции , формируетс  из ближайших верно

воспроизведенных отсчетов до и после текущего.

Совокупность узлов, осуществл ющих адаптивную интерпол цию и восстановление текущего отсчета по ближайшим пра- вильно воспроизводимым осуществл етс  - функционирует следующим образом. Значени  контрольных сигналов, соответствующих словам массива и записанных в регистрах 12, с выходов 39 и 40 поступают в дешифраторы 13 и 14, причем в дешифратор 13 поступают сигналы дл  слов, следующих за текущим, а в дешифратор 14 - сигналы дл  слов, предшествующих текущему . Дешифратор 13 (фиг. 3) работает следу- ющим образом: в том случае, когда дл  некоторого слова сигналы с выходов 39 и 40 - единичные, (что говорит о корректности данного слова), по вл етс  положительный потенциал на выходе соответствующего элемента И 45, который поступает на вход шифратора 48 и, инвертиру сь на соответствующем элементе НЕ 46, запрещает формирование положительных сигналов на выходах элементов И 47, св занных с выхо- дами элементов И 45 слов, наход щихс  дальше от текущего, чем данное слово. Таким образом,совокупность сигналов на входах дешифратора 48 представл ет собой позиционный код (типа 0...о...010...О), где место единицы отражает позицию ближайшего корректно воспроизведенного слова относительно текущего. Шифратор 48 преобразует позиционный код в двоичный, который поступает на вход сумматора 15. Дополнительный выход блока 13 формирует единичный сигнал в том случае, когда на всех входах дешифратора 13 - нулевые потенциалы , что может быть следствием отсутстви  корректно воспроизводимых отсчетов в анализируемой совокупности регистров 12, или в начальной фазе работы устройства , пока совокупность регистров 12 не заполнена отсчетами и сопровождающими их контрольными сигналами. Данна  часть шифратора 48 может быть выполнена, например , на основе элемента ИЛИ-НЕ, входы которого соединены с входами блока 48.

Блок 14 выполн етс  аналогично (см. фиг. 3),

Обозначим число, формирующеес  на выходе блока 13, как М+, а на выходе блока 14 - как М-; на выходе сумматора 15 формируетс  число + М-, соответствующее количеству отсчетов.между ближайшими корректно воспроизведенными, причем внутри этого интервала отсчетов находитс  текущее воспроизводимое слово.

Код числа М- поступает с выхода блока 13 на адресные входы мультиплексора 17, к

информационным входам которого подключены выходы 37 и 38 регистров 12. В зависимости от значени  адресного кода на выходы мультиплексора 17 коммутируютс  сигналы с выходов 37 и 38 того регистра 12, в котором содержитс  ближайший корректно воспроизведенный (к текущему) отсчет (слово). Аналогично работает и мультиплексор 18. Значени  ближайших корректно воспроизведенных слов поступают с выходов блоков 17 и 18 на интерпол тор, на другие входы которого поступают код числа с выхода дешифратора 13 и коде выхода сумматора 15.

Интерпол тор (фиг. 2) 16 формирует интерполированное значение текущего слова по ближайшим корректно воспроизведенным словам. На фиг. 2 приведена конкретна  (два примера) реализаци  интерпол тора, осуществл ющего линейную интерпол цию. Рассмотрим его работу,

Пусть значение ближайшего предыдущего отсчета соответствует коду U-, а значение ближайшего последующего отсчета - коду U+. В узле вычитани  41 определ етс  разность между значени ми этих отсчетов (с учетом знака). В узле делени  42 производитс  деление этой разности на интервал (в числе отсчетов) между этими отсчетами, то есть, определ етс  величина линейного приращени  в предположении линейной интерпол ции задерживаемого параметра, причем Д U(U+ - U-)/(M+ - М-). В узле 43 умножени  по элементарному приращению Л U и месту ближайшего последующего отсчета М+ определ етс  величина фактического приращени  (в предположении оп ть же линейного изменени  сигнала, задерживаемого устройством), (- Д ) A U-M+. Затем, в сумматоре 44, осуществл ющем алгебраическое суммирование (с учетом знака) осуществл етс  вычисление интерполируемого значени  текущего слова (отсчета), соответствующее выражению:

UMnT.U+ + (AU1M+) U4.+ A .

Сформированное в блоке 16 интерполированное значение текущего отсчета импульсом с второго элемента задержки 24 записываетс  в регистр 11 (и старшие, и младшие разр ды).

В том случае, когда либо среди предшествующих , либо среди последующих (относительно текущего слова) слов в соответствующей совокупности регистров 12 нет корректно воспроизведенных, на одном (обоих) из входов элемента ИЛИ 27 фор- мируетс  положительный сигнал, и положительный потенциал импульсом с элемента 24 записываетс  в триггер 22, сигналидирующий о том, что дл  данного отсчета (слова) отсутствует возможность

сформировать интерполированное значение .

Claims (1)

1. Формула изобретени  1. Устройство дл  задержки информации с контролем, содержащее четыре блока свертки, два блока сравнени , два выходных регистра, блок выработки адреса, накопитель , первый элемент задержки и элемент ИЛИ, причем выходы старших и младших информационных разр дов накопител  подключены соответственно к выходам первого и второго блоков свертки, вход синхронизации блока выработки адреса, вход управлени  записью накопител , вход первого элемента задержки подключены к входу синхронизации устройства, информационные входы старших и младших разр дов накопител  подключены соответственно , к входам третьего и четвертого блоков свертки и  вл ютс  информационными входами старших и младших разр дов устройства соответственно, выходы третьего и четвертого блоков свертки подключены к первому и второму входам контрольных разр дов накопител , выходы первого и второго блоков свертки подключены к первым входам соответственно первого и второго блоков сравнени , вторые входы которых подключены соответственно к первому и второму выходам контрольных разр дов накопител , выходы первого и второго выходных регистров  вл ютс  соответственно информационными выходами старших и младших разр дов устройства, выход блока выработки адреса подключен к адресному входу накопител , отличающеес  тем, что, с целью повышени  точности функционировани  устройства, в него введены группа из N регистров, два элемента И, два дешифратора , два мультиплексора, интерпол то.р, сумматор , второй элемент задержки, третий выходной регистр и триггер, причем выходы с первого почетвертый i-ro регистра группы, ,N-1, соединены соответственно с входами с первого по четвертый (i+1)-ro регистра группы, выходы старших и младших разр дов накопител  и выходы первого и второго блоков сравнени  соединены с информационными входами первого регистра группы, синхровходы всех регистров группы соединены с выходом первого элемента задержки и через второй элемент задержки с синхров- ходами триггера и третьего выходного регистра и с первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к третьему и четвертому выходам К-го регистра группы, (), и  вл ютс  соответственно выходами контрол  старших и младших разр дов устройства, выходы первого и второго элементов И соединены соответственно с синхровходами первого и второго выходных регистров, к информационным входам которых подключены соответственно первый и второй выходы К-го регистра группы, третьи и четвертые выходы регистров группы с перврго по (К-1)-й и с (К+1)-го по N-й подключены соответственно к входам первого и второго дешифраторов, первые выходы кот торых подключены к входам элемента ИЛИ, выход которого соединен с информационным входом триггера, выход которого  вл етс  контрольным выходом устройства, первый и второй выходы j-ro регистра группы , , k-1. соединены с j-м информационным входом первого мультиплексора,

   первый и второй выходы k-ro регистра груп- . пы, , N, соединены с k-м информационным входом второго мультиплексора, второй выход первого дешифратора соединен с адресным входом первого мультиплексора , с первым входом сумматора и с входом интервала интерпол ции интерпо- л тора, второй выход второго дешифратора соединен с адресным входом второго мультиплексора и с вторым входом сумматора,

   выходы первого и второго мультиплексоров соединены соответственно с входами значений конечного и начального узлов интерпол ции интерпол тора, вход разности координат и выход которого подключены соответственно к выходу сумматора и к информационному входу третьего выходного регистра, выход которого  вл етс  выходом интерполированного значени  текущего отсчета устройства.

   0

   5

   2, Устройство по п.1, отличающеес  тем, что интерпол тор содержит последовательно соединенные узел вычитани , узел делени , узел умножени  и сумматор, причем входы узла вычитани   вл ютс  вторым и третьим входами интерпол тора , первый вход которого соединен с вторым входом узла умножени , второй вход интерпол тора подключен к второму входу сумматора, выход которого  вл етс  выходом интерпол тора, четвертый вход которого соединен с вторым входом узла делени .

   i Гл.2

   VA

   Ј&. 5