SU1571676A2 - Ассоциативное запоминающее устройство - Google Patents

Ассоциативное запоминающее устройство Download PDF

Info

Publication number
SU1571676A2
SU1571676A2 SU874368599A SU4368599A SU1571676A2 SU 1571676 A2 SU1571676 A2 SU 1571676A2 SU 874368599 A SU874368599 A SU 874368599A SU 4368599 A SU4368599 A SU 4368599A SU 1571676 A2 SU1571676 A2 SU 1571676A2
Authority
SU
USSR - Soviet Union
Prior art keywords
block
input
counter
memory
output
Prior art date
Application number
SU874368599A
Other languages
English (en)
Inventor
Виталий Александрович Ященко
Original Assignee
Институт кибернетики им.В.М.Глушкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт кибернетики им.В.М.Глушкова filed Critical Институт кибернетики им.В.М.Глушкова
Priority to SU874368599A priority Critical patent/SU1571676A2/ru
Application granted granted Critical
Publication of SU1571676A2 publication Critical patent/SU1571676A2/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано в системах, построенных на принципах искусственного интеллекта, а также в экспертных системах и  вл етс  усовершенствованием устройства по авт.св. N 1390637. Цель изобретени  - расширение области применени  за счет обеспечени  хранени  описаний объектов, принадлежащих к различным классам. Устройство дополнительно содержит блок пам ти счетчик и элемент И. 5 ил.

Description

Изобретение относитс  к вычислительной технике, может быть использовано в системах, построенных на принципах искусственного интеллекта, а также в экспертных системах и  вл етс  усовершенствованием устройства по авт.св. № 1390637.
Цель изобретени  - расширение области применени  устройства за счет обеспечени  хранени  описаний объектов, принадлежащих к различных классам.
На фиг. 1 изображена структурна  схема ассоциативного запоминающего устройства; на фиг. 2 - таблица значений признаков объектов; на фиг. 3 - алгоритм формировани  ct-растущей пирамидальной сети; на фиг. 4 - матрица элементов и св зи между ними; на фиг. 5 - структурна  схема блока управлени .
Ассоциативное запоминающее устройство содержит (фиг. 1) блок 1 счетчиков, первый блок 2 элементов И, первый блок 3 регистров, первый блок 4 пам ти, первый блок 5 сравнени , первый счетчик 6, сумматор 7, второй блок 8 пам ти, регистр 9 сдвига , дешифратор 10, второй блок 11 регистров, блок 12 триггеров, второй блок
13 элементов И, второй блок 14 сравнени , элементб И-ИЛИ 15, третий блок 16элемен- тов И, блок 17 управлени , пороговый элемент 18, третий блок 19 пам ти, второй счетчик 20 и элемент И 21. Блок 17 управлени  содержит (фиг. 5) блоки 22-27 элементов И, регистры 28-34, счетчики З5 и 36, элемент НЕ 37, счетчик 38 адреса микрокоманд и блок 39 перепрограммируемой пам ти. Блок 17 имеет входы 40-47. Устройство имеет информационные входы 48 и 49. Блок 17 имеет также входы 50-66. Устройство (фиг. 1) имеет вход 67, выходы 68 и 69, вход 70 Признак поиска, выход 71 Число возбужденных элементов сети.
Используемые идентификаторы расшифровываютс  следующим образом: Q - информационный выход, D - информационный вход, А - адресный вход, &- вход разрешени , +1 - суммирующий вход, ЗП - вход разрешени  записи, ЧТ - вход разрешени  чтени , 0 - нулевой вход, 1 - единичный вход, -1 - вычитающий вход.
Работа устройства по сн етс  алгоритмом (фиг. 3) формировани  а-растущей пирамидальной сети (РСП), обеспечивающей
сл
(
vj
О
запоминание и динамическую перестройку ИССОЦИЭТИБНЫХ св зей между элементами сети по совокупности свойств объектов, Представленных набором значений признаков , и подсчет числа возбуждений элементов сети (фиг. 2). Св зи между элементами «-РПС представлены в блоке пам ти матрицей элементов и св зей между ними (фиг. 4), де N разр дов представл ют набор значений признаков элементов, а остальные m эазр дов указывают на наличие или отсутствие св зи между элементами сети, представленными в строках матрицы. Если зазр д установлен, то это указывает на на- пичие признака в объекте или наличие, св зи между элементами.
На фиг. 3 использованы следующие обозначени : В - набор объектов (j -1,2,3,...,n); AI, Ak - набор элементов сети (1 - 1,2,3,...,k); k - результат конъюнкции элементов матрицы; Re, R - регистры второго блока 11 регистров; PR 1, PR 2, PR 3- признаки , устанавливаемые в блоке 12 триггеров .
Устройство работает следующим образом .
При включении устройства на входы 54, 56, 58, 60, 62, 64 и 66 блока 17 управлени  последовательно подают сигналы, разрешающие запись адресов микрокоманд циклов, а на выходы 53, 55, 57, 59, 61, 63 и 65 блока 17 в той же последовательности подают ад-- реса (уменьшенные на единицу) микрокоманд циклов В, Е, 1, 2, С, 3 и 4. i В блок 4 пам ти по входу 48 последовательно производитс  запись объектов В. По сигналу на входе 67 на входе блока 3 запоминаетс  адрес последнего объекта Bj 0 п).
На вход 40 блока 17 подаетс  сигнал, разрешающий запись начального адреса микропрограммы (уменьшенного на единицу ) по входу 52. Затем на вход 51 блока 17 подаетс  сигнал, разрешающий прохождение тактовых сигналов по входу 50 на вход +1 счетчика 38 адреса микрокоманд и через счетчик 36 на вход чтени  ЧТ блока 39 перепрограммируемой пам ти микрокоманд. С выхода счетчика 38 на вход адреса А блока 39 подаетс  адрес микрокоманды, котора  считываетс  на вход блока 39 при наличии сигнала на входе ЧТ, Микрокоманда имеет вертикальное кодирование микроопераций, число которых равно 41, Циклы в микропрограмме организованы изменением адреса микрокоманды в счетчике 38. Значени  адресов микрокоманд, соответствующих началу соответствующего цикла, хран тс  в регистрах 28-34 блока 17 управлени .
По первой микрокоманде осуществл етс  сброс счетчиков в блоке 1 счетчиков адреса, триггеров блока 12, счетчика 6.
Втора  микрокоманда выполн ет перезапись объекта Bj, где j 1 (дл  первого
шага), из блока 8 пам ти в блок 4 пам ти:
AI : - В
и запоминание адреса А элемента в третьем регистре блока 3 регистров. Третьей микрокомандой начинаетс  цикл Е, осуществл етс  перезапись объекта BJ, где j 2 (дл  первого шага), из блока 8 пам ти в блок 4 пам ти:
Ak : Bj.
запоминаетс  адрес элемента А во втором регистре блока 3 и анализ конца таблицы объектов.
По четвертой микрокоманде элемент Ak переписываетс  во второй регистр блока 11 регистров.
По п той микрокоманде адрес элемента Ak+1 записываетс  в четвертый регистр блока 3 регистров.
По шестой микрокоманде (цикл С) осу- ществл етс  промежуточный сброс устройства , установка указател  выборки элементов в начало матрицы и запись Ak во второй регистр блок-а 11 регистров.
Седьмой микрокомандой начинаетс  выполнение цикла В. Микрокоманда выполн ет запись элемента AI в первый регистр, анализ конца матрицы элементов, конъюнкцию К R 23/1 R 24, инверсию k, k AI и k Ak.
По восьмой микрокоманде осуществл етс  сдвиг содержимого регистра 9 сдвига. Эта микрокоманда повтор етс  п раз по числу разр дов в К.
В счетчике 6 осуществл етс  подсчет количества установленных разр дов. С выхода счетчика 6 результат поступает на вход порогового элемента 18. Если число установленных разр дов К 2, то на выходе порогового элемента 18 вырабатываетс  5 сигнал и поступает на вход блока 12.
По (п+1)-й микрокоманде осуществл етс  анализ: число установленных разр дов если нет, то PR и выход на цикл В; если К 2, то анализ К R 11i 0 (K Ai); если нет, то PR 1 1; если К R 111, то анализ К R 112 (R Ak); если К R 112, то анализ PR 1 0 , если PR , то выход на цикл 1; если PR 1 0, то выход на цикл 2; если К R 111, то анализ PR 5 0; если PR 1 0, то выход на цикл 3; если PR 1 0, то выход на цикл 4. Цикл 1.
По (1+2)-й микрокоманде осуществл етс  запись в элемент AJ значени  kAAi.
По микрокоманде n+З осуществл етс  запись в элемент Ak значени  1jл Ak.
По микрокоманде п+4 осуществл етс  запись К в строку К+1.
По микрокоманде n+Б, п+6, п+7 осуществл етс  запись единицы в строке элемента AI в столбец N + адрес элемента Ak-M. установку PR 2 1, сброс PR 1,
По микрокоманде п+8 осуществл етс  чтение информации из третьего блока 19 пам ти по адресу AJ и запись в счетчик 20. По микрокоманде п+9 информаци  в счетчике 20 увеличиваетс  на единицу. По микрокоманде п-НО осуществл етс  чтение информации из счетчика 20 в третий блок 19 пам ти.
По микрокоманде п+11 осуществл етс  сброс счетчика 20.
Таким образом а третьем блоке 19 пам ти элементу матрицы А Ставитс  в соответствие число возбуждений этого элемента.
По микрокомандам п+12, п+13, п+14, п+15 осуществл етс  чтение информации по адресу Ak из третьего блока 19 пам ти и запись в счетчик 20, увеличение информации на единицу, запись ее в третий блок 19 пам ти и сброс счетчика 20.
По микрокомандам п+16, п+17, п+18, rt+19 осуществл етс  чтение по адресу Ak+i из третьего блока 19 пам ти и запись в счетчик 20, увеличение информации на единицу, запись ее в третий блок 19 пам ти и сброс счетчика 20, переход на цикл В.
Цикл 2.
V
По микрокомандам п+20, п+2;К п+22, п+23, п+24 осуществл етс : Ak: к Л Ak, запись единицы в строке элемента Ak в столбец N + адрес элемента A: PR 2 1, PR 1 0.
По микрокомандам п+25, п+26, п+27, п+28 осуществл етс  чтение информации по адресу Ak из третьего блока 19 и запись в счетчик 20, увеличение информации на единицу, запись ее в третий блок 19 пам ти, сброс счетчика 20, переход на цикл В.
Цикл 3.
Микрокоманды ni-29, n+30, п+31 осуществл ют выполнение третьего цикла Ak: 0, указатель просмотра матрицы элементов уменьшить на единицу и сбросить PR 1.
По микрокомандам п+32, п+33, п+34, п+35 осуществл етс  чтение информации по адресу AJ из третьего блока 19 и запись в счетчике 20, увеличение информации на единицу, запись ее в третий блок 19 пам ти, сброс счетчика 20 и выход на цикл В.
Цикл 4.
Микрокоманды n+36,j}+37, n+38. п+39 и п+40 выполн ют AI: к Л AI. установку разр да N + адрес Ak, сброс PR 1, установ- 5 ку PR 2.
По микрокомандам п+41, п+42, п+43, п+ 44 осуществл етс  чтение информации но адресу AJ из третьего блока 19 и запись в счетчик 20, увеличение, информации на
10 единицу, запись ее в третий блок 19 пам ти, сброс счетчика 20 и выход на цикл В.
Далее происходит выполнение цикла В, описанного выше. Если PR 2 установлен, осуществл етс  переход на цикл С - уста15 новка указател  просмотра матрицы в нуль I Я и нозый просмотр матрицы с целью вы влени  элементов, совпадающих по установленным признакам.
Если PR 2 не установлен, то переход на
0 цикл Е, s котором из блока пам ти 4 выбираетс  следующий обьект Bj и так далее до исчерпани  всех обьектов в блоке 4 пам ти. Таким образом осуществл етс  запись объектов в первый блок пам ти с формиро5 ванием и динамической перестройкой (в процессе записи) ассоциативных св зей по совокупности свойств записываемых обьектов , запоминание в блоке 19 пам ти числа возбуждений каждого элемента матрицы.
0Считывание информации из ассоциативного запоминающего устройства осуществл етс  по сигналу разрешени  чтени  на входе блока 8 пам ти. При этом осуществл етс  предваритепьный анализ сочетаний
5 признаков поискового обьекта, числа возбуждений элемента и разр дов„св зей между элементами матрицы (тем самым определ ютс  адреса электов матрицы, удовлетвор ющих некоторому критерию,
0 учитывающему принадлежность сочетани  признаков нескольким обьектам и принадлежность обьекта некоторому пон тию).

Claims (1)

  1. Формула изобретени  5 Ассоциативное запоминающее устройство по авт.ев, № 1390637, отличающеес  тем, что, с целью расширени  области применени  устройства за счет обеспечени  хранени  описаний объектов, принад- 0 лежащих к различным классам, в него введены третий блок пам ти и второй счетчик и элемент И, причем информационный вход третьего блока пам ти соединен с выходом второго счетчика, адресный вход 5 третьего блока пам ти подключен к второму выходу первого блока элементов И, выход . третьего блока пам ти соединен с информационным входом второго счетчика и  вл етс  выходом Число возбужденных элементов сети устройства, первый вход
    элемента И  вл етс  входом Признак объекта устройства, второй вход элемента И подключен )с тридцать шестому выходу блока управлени , выход элемента И соединен с входом Признак объекта блока управлени , тридцать седьмой и тридцать восьмой выходы блока управлени  соединены соответственно с входами разрешени  записи и считывани  третьего блока пам ти, выходы с тридцать дев того по сорок второй блока управлени  подключены соответственно к установочному и суммирующему входам и входам разрешени  записи и считывани  второго счетчика.
    е
    I
    3
    «3
    I1
    i
    Фиг.2.
    UOl69L9$bЈZLQl6dL9§beZI,
    Ш
    | | | H- y
    9191191
    TiuiifHVU
    N
    piuiiTj-ilw i Mr|M fV«« ifinr
    t
    1 2 3 5 6 7 8 8Ю11 1t13tt3334SS 3537 M40W4
    ftttfttttftttt ttt tfttttt
    J«6/
    62
    .5 6V
    Фи1$
SU874368599A 1987-11-30 1987-11-30 Ассоциативное запоминающее устройство SU1571676A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874368599A SU1571676A2 (ru) 1987-11-30 1987-11-30 Ассоциативное запоминающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874368599A SU1571676A2 (ru) 1987-11-30 1987-11-30 Ассоциативное запоминающее устройство

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1390637A Addition SU333531A1 (ru) Способ компенсации фона опорной волны при реконструкции голограмм

Publications (1)

Publication Number Publication Date
SU1571676A2 true SU1571676A2 (ru) 1990-06-15

Family

ID=21351691

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874368599A SU1571676A2 (ru) 1987-11-30 1987-11-30 Ассоциативное запоминающее устройство

Country Status (1)

Country Link
SU (1) SU1571676A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство № 1390637, кл. G 11 С 15/00, 1986. *

Similar Documents

Publication Publication Date Title
US3039683A (en) Electrical calculating circuits
US3771136A (en) Control unit
US3553651A (en) Memory storage system
US4084262A (en) Digital monitor having memory readout by the monitored system
CA1080366A (en) First in - first out memory array containing special bits for replacement addressing
US3686631A (en) Compressed coding of digitized quantities
US3290659A (en) Content addressable memory apparatus
SU1571676A2 (ru) Ассоциативное запоминающее устройство
US3613086A (en) Compressed index method and means with single control field
US3395396A (en) Information-dependent signal shifting for data processing systems
US3295102A (en) Digital computer having a high speed table look-up operation
RU2058583C1 (ru) Система для сортировки информации
SU1161944A1 (ru) Устройство дл модификации адреса зон пам ти при отладке программ
RU2223539C2 (ru) Устройство поиска вхождения образца
SU943731A1 (ru) Устройство дл анализа последовательных кодов
SU1008738A1 (ru) Генератор случайных чисел
SU807337A2 (ru) Устройство дл определени времен-НОгО шАгА диСКРЕТизАции СигНАлА
RU1815634C (ru) Устройство дл вычислени минимального покрыти
SU1410053A1 (ru) Устройство дл асинхронной ассоциативной загрузки многопроцессорной вычислительной системы
SU1755284A1 (ru) Устройство дл контрол информации
RU1795442C (ru) Устройство дл задержки информации с контролем
RU2045787C1 (ru) Ассоциативное запоминающее устройство
SU767766A1 (ru) Устройство дл определени четности информации
SU1520547A1 (ru) Устройство дл поиска информации в пам ти
SU1437920A1 (ru) Ассоциативное запоминающее устройство