SU798810A1 - Устройство дл сравнени весов кодов - Google Patents

Устройство дл сравнени весов кодов Download PDF

Info

Publication number
SU798810A1
SU798810A1 SU792726656A SU2726656A SU798810A1 SU 798810 A1 SU798810 A1 SU 798810A1 SU 792726656 A SU792726656 A SU 792726656A SU 2726656 A SU2726656 A SU 2726656A SU 798810 A1 SU798810 A1 SU 798810A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
node
bit
output
comparison
Prior art date
Application number
SU792726656A
Other languages
English (en)
Inventor
Леонид Федорович Карачун
Алексей Михайлович Романкевич
Алексей Федорович Соловей
Зиновий Николаевич Михайлецкий
Original Assignee
Специальное Конструкторско-Технологическоебюро Вычислительной Техники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторско-Технологическоебюро Вычислительной Техники filed Critical Специальное Конструкторско-Технологическоебюро Вычислительной Техники
Priority to SU792726656A priority Critical patent/SU798810A1/ru
Application granted granted Critical
Publication of SU798810A1 publication Critical patent/SU798810A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в специализированных машинах, в устройствах обработки и сортировки данных, а также в устройствах контроля цифровых схем.
Известно устройство для сравнения чисел, содержащее два триггера, две группы элементов И, двоичный счетчик, триггеры, дешифратор, счетчик анализа, элементы И, ИЛИ, формирователь сигнала перезаписи, инвертор [1] .
Недостатком этого устройства является его сложность, а также невозможность выполнения функции сравнения кодов по весам.
Наиболее близким к предлагаемому является устройство, содержащее тактовый генератор, счетчик и регистр, выходы которых соединены соответственно со входами дешифраторов. Выходы дешифратора соединены со схемой анализа [2] .
Однако эта схема не позволяет сравнивать веса чисел.
Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности!сравнения весовых соотношений чисел.
Эта цель достигается тем, что в устройстве, содержащем два п-разряд5 ных регистра сдвига, генератор импульсов, узел анализа результата, 2 η поразрядных узлов сравнения, выход генератора импульсов соединен с первым входом узла анализа реэуль10 тэта, первый выход которого подключен ко входам первого и второго п-разрядных регистров сдвига и к первым входам первого и (п+1)-го поразрядных узлов сравнения,' выход каждого i-ro поразрядного узла сравнения, где 1=1,2,...,п подключен к первому •входу (1+1)-го поразрядного узла сравнения и ко входу установки в единичное состояние (i+l)-ro разряда первого п-раэрядного регистра сдвига, выход каждого (1+п)-го поразрядного узла сравнения соединен с первым входом (i+n+l)-ro поразрядного узла сравнения и со входом установки в единичное состояние i-ro разряда второго η-разрядного регистра сдвига, прямой выход каждого i-го разряда первого регистра сдвига подключен ко второму входу i-го поразрядного узла сравнения, а прямой выход каждого 1-го разряда второго регистра сдвига соединен со вторым входом (i+n)-ro поразрядного узла сравнения^ выходы η-го и 2 η-го узлов поразрядного сравнения подключены ко второму и третьему входам узла анализа результатов соответственно, шина управления устройства соединена с четвертым входом узла анализа результата, инверсные входы устройства подключены к третьим входам поразрядных узлов сравнения и тем, что в нем узел анализа результата содержит элементы И, ИЛИ, триггеры, причем первый вход узла соединен с первым входом первого элемента И, выход которого подключен к первому выходу узла, второй вход уз- 15 ла соединен с первыми входами второго элемента И и элемента ИЛИ, выходы которых подключены ко входам первого и второго триггеров соответственно, прямой выход второго триггера через 20 элемент задержки соединен с первыми входами третьего и четвертого элементов И, третий вход узла соединен со вторыми входами второго и четвертого элемента И и элемента ИЛИ, ин- 25 версный выход второго триггера подключен ко второму входу первого элемента И, третий вход которого соеди нен- с четвертым входом узла, инверс ный выход первого триггера подключен к третьему входу четвертого элемента И и ко второму входу третьего элемента И, третий вход которого соединен со вторым входом узла, выходы третьего и четвертого элементов И соединены со вторым и третьим выходами узла, прямой выход первого триггера подключен к четвертому выходу узла, также тем, что в нем каждый поразрядный узел сравнения состоит из элемента И, элемента запрета и элемента ИЛИ, причем первый вход узла подключен к прямому входу элемента запрета, второй вход узла соединен с первым входом элемента И, третий вход узла подключен к инверсному входу элемента запрета и ко второму входу элемента И, выходы которых соединены со входами элемента ИЛИ, выход которого подключен’ к выходу узла.
Функциональная схема устройства 50 приведена на чертеже.
Устройство содержит п-разрядных регистра 1 и 2 сдвига, узел 3 анализа результата, генератор 4 импульсов, поразрядные узлы 5^ , 52,. .. , 5^ сравнения. Каждый поразрядный узел 5 сравнения состоит из элемента И 6, элемента 7 запрета, элемента ИЛИ 8. Узел 3 анализа результата состоит из элемента И 9, триггера 10, элемента 11 60 задержки, элемента ИЛИ 12, элементов И 13-15, триггера 16. Устройство имеет шину 17 управления, выходные шины
18-20, информационные входы 21,,
212,..., 21и и 22-1' 22-х,..., 22ц. 65
Устройство работает следующим образом.
На информационные входы 21^ , 21^, ..., 21ц подаются прямые значения разрядов первого двоичного числа, а на информационные входы 22^, 222,..., 22ц подаются прямые значения разрядов второго двоичного числа. По шине 117 управления на узел 3 анализа результата поступает сигнал разрешения сравнения, по которому узел анализа 3 результата начинает выдавать тактовые импульсы. При поступлении тактового импульса на вход первого поразрядного узла 5 сравнения, а также на вход первого регистра 1 сдвига и сигналов с выходов i-ых разрядов сдвигового регистра 1 на входы (|+1)-ых поразрядных узлов сравнения происходит информация в регистре сдвига 1, Причем, если значение i-го разряда двоичного числа равно нулю, то сигнал записи единицы поступает одновременно на вход i-ro разряда регистра 5 и через элемент запрета 7 и элемент ИЛИ 8 на вход i+1 разряда регистра. Если в (ϊ+1)-ομ разряде двоичного числа оказывается код '*0*', то сигнал через элемент запрета 7 и элемент ИЛИ 8 следующего (i+Ι)-го поразрядного узла сравнения поступает на вход (i+2)-ro разряда регистра. Распространение сигнала записи единицы происходить до того разряда регистра 1 сдвига, на выходе которого элемент запрета 7 поразрядного узла сравнения оказывается закрытым единичным сигналом, поступающим по информационному входу 21^^, при этом во все эти разряды записывается код единицы за один такт. В следующем такте код единицы с выхода регистра 1 сдвига через открытый единичным сигналом элемент И 6 в (1+к)-ом разряде и элемент ИЛИ 8 запишется в. следующий разряд 1 регистра, или в зависимости от значения следующих разрядов двоичного числа в несколько разрядов регистра. Через ш тактов во все разряды регистра 1 сдвига записывается код единицы и с выхода элемента ИЛИ 8, подключенных к первому регистру 1 сдвига, единичный сигнал поступит в узел 3 анализа результата на ее первый вход, а с выхода последнего узла поразрядного сравнения подключенного ко второму регистру 1 сдвига, единичный сигнал поступает на второй вход узла анализа результата.
Таким образом, количество тактов, необходимых для заполнения всего регистра единицами, равно количеству единиц содержащихся в разрядах кода двоичного числа от их расположения. Если количество единиц^содержащихся в разрядах сравниваемых двоичных чисел айв равно, то единичные сиг
79881Q налы на выходах последних узлов анализа результата, подключенных к первому и второму регистрам 1 появится одновременно и оба триггера 10 и 16, подключенные к выходам элементов ИЛИ 12 и .И 13 установится в единичное сос тояние. При этом на выходной шине 19 (а=в) устройства появится единичный сигнал, а выходы элементов И 14 и И 15 блокируют с помощью элемента задержки 17. Одновременно нулевой сигнал с инверсного выхода триггера 10 заблокирует прохождение тактовых импульсов. Если выходной сигнал на выходах последних поразрядных узл^в сравнения появляется только на одном выходе, то количество единиц в сравниваемых кодах различно. Если единичный сигнал с выхода последнего поразрядного узла сравнения появляется на первом входе узла 3 анализа результата, то через элемент И 14 на выходную шину устройства поступает единичный сигнал, а если .единичный сигнал появляется на втором входе узла 3 анализа результата, то через элемент И 15 на выход устрой ства поступает единичный сигнал. Сигналы тактовой частоты при неравенстве весов сравниваемых кодов блокируются так же,как и при их равенстве первой же единицей появившейся на выходе одного из последних поразрядных узлов сравнения.

Claims (2)

  1. Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в спе1 )иализированных машинах, в устройствах обработки и сортировки данных, а также в устройствах контрол  цифровых схем. Известно устройство дл  сравнени  чисел, содержащее два триггера, две группы элементов И, двоичный счетчик , триггеры, дешифратор, счетчик анализа, элементы И, ИЛИ, формирователь сигнала перезаписи, инвертор 11. Недостатком этого устройства  вл етс  его сложность, а также невозможность выполнени  функции сравнени кодов по весам. Наиболее близким к предлагаемому  вл етс  устройство, содержащее тактовый генератор, счетчик и регистр, выходы которых соединены соответстве но со входами дешифраторов. Выходы дешифратора соединены со схемой анализа 2. Однако эта схема не позвол ет сравнивать веса чисел. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  возможности)сравнени  весовых соотношений чисел. Эта цель достигаетс  тем, что в устройстве, содержащем два п-разр дных регистра сдвига, генератор импульсов , узел анализа результата, 2 п поразр дных узлов сравнени , выход генератора импульсов соединен с первым входом узла анализа результата , первый выход которого подключен ко входам первого и второго п-разр дных регистров сдвига и к первым входам первого и (п+1)-го поразр дных узлов сравнени , выход кг ццого i-ro поразр дного узла сравнени , где ,2,...,n подключен к первому входу (i+l)-ro поразр дного узла сравнени  и ко входу установки в единичное состо ние (i+l)-ro разр да первого п-разр дного регистра сдвига, выход каждого (i+n)-го поразр дного узла сравнени  соединен с первым входом (i+n+l)-ro поразр дного узла сравнени  И со входом установки в единичное состо ние i-ro разр да второго п-разр дного регистра сдвига, пр мой выход каждого i-ro разр да первого регистра сдвига подключен ко второму входу i-ro поразр дного узла сравнени , а пр мой выход каждого i-ro разр да второго регистра сдвига соединен со вторым входом (i+n)-ro поразр дного узла сравнени  выходы п-го и 2 п-го узлов поразр дного сравнени  подключены ко второму и третьему входам узла анализа резульратов соответственно, шина управлени устройства соединена с четвертым вхо дом узла анализа результата, инверсн входы устройства подключены к третьим входам поразр дных узлов сравнени  и тем, что в нем узел анализа результата содержит элементы И, ИЛИ, триггеры, причем первый вход узла соединен с первым входом первого эле мента И, выход которого подключен к первому выходу узла, второй вход узла соединен с первыми входами второг элемента И и элемента ИЛИ, выходы которых подключены ко входам первого и второго триггеров соответственно, пр мой выход второго триггера через элемент задержки соединен с первыми входами третьего и четвертого элементов И, третий вход узла соединен со вторыми входами второго и четвертого элемента И и элемента ИЛИ, инверсный выход второго триггера подключен ко второму входу первого элемента И, третий вход которого соединен- с четвертым входом узла, инверсный выход первого триггера подключен к третьему входу четвертого элемента И и ко второму входу третьего элемен та И, третий вход которого соединен со вторым входом узла, выходы третье го и четвертого элементов И соединен со вторым и третьим выходами узла, пр мой выход первого триггера подклю чен к четвертому выходу узла, также тем, что в нем каждый поразр дный узел сравнени  состоит из элемента И элемента запрета и элемента ИЛИ, при чем первый вход узла подключен к пр  мому входу элемента запрета, второй вход узла соединен с первым входом элемента И, третий вход узла подключен к инверсному входу элемента запрета и ко второму входу элемента И, выходы которых соединены со входами элемента ИЛИ, выход которого подключен к выходу узла. Функциональна  схема устройства приведена на чертеже. Устройство содержит п-разр дных регистра 1 и 2 сдвига, узел 3 аналиsa результата, генератор 4 импульсов поразр дные узлы 5 , 5,. - , 2м срав нени . Каждый поразр дный узел 5 сра нени  состоит из элемента И 6, элемента 7 запрета, элемента ИЛИ 8. Узе 3 анализа результата состоит из элемента И 9, триггера 10, элемента 11 задержки, элемента ИЛИ 12, элементов И 13-15, триггера 16. Устройство име шину 17 управлени , выходные шины 18-20, информационные входы 21, 211,..., 21, и 22, 22а,..., 22ц. Устройство работает следующим образом . На информационные входы 21., 212, ..., 21 подаютс  пр мые значени  разр дов первого двоичного числа, а на информационные входы 22, 222,..., 22, подаютс  пр мые значени  разр дов второго двоичного числа. По шине l7 управлени  на узел 3 анализа результата поступает сигнал разрешени  сравнени , по которому узел анализа 3 результата начинает выдавать тактовые импульсы. При поступлении тактового импульса на вход первого поразр дного узла 5 сравнени , а также на вход первого регистра 1 сдвига и сигналов с выходов i-ых разр дов сдвигового регистра 1 на входы (+1)-ых поразр дных узлов сравнени  происходит информаци  в регистре сдвига 1, Причем, если значение i-ro разр да двоичного числа равно нулю, то сигнал записи единицы поступает одновременно на вход i-ro разр да регистра 5 и через элемент запр.ета 7 и элемент ИЛИ 3 на вход i+1 разр да регистра. Если в (1+1)-ом разр де двоичного числа оказываетс  код О, то сигнал через элемент запрета 7 и элемент ИЛИ 8 следующего (i+1)-го поразр дного узла сравнени  поступает на вход (i+2)-ro разр да регистра. Распространение сигнала записи единицы происходить до того разр да регистра 1 сдвига, на выходе которого элемент запрета 7 поразр дного узла сравнени  оказываетс  закрытым единичным сигналом, поступающим по информационному входу 21, при этом во все эти разр ды записываетс  код единицы за один такт. В следующем такте код единицы с выхода регистра 1 сдвига через открытый единичным сигналом элемент И 6 в (i+k)-oM разр де и элемент ИЛИ 8 запишетс  в. следующий разр д 1 регистра, или в зависимости от значени  следующих разр дов двоичного числа в несколько разр дов регистра. Через m тактов во все разр ды регистра 1 сдвига записываетс  код единицы и с выхода элемента ИЛИ 8, подключенных к первому регистру 1 сдвига, единичный сигнал поступит в узел 3 анализа результата на ее первЕ й вход, а с выхода последнего узла поразр дного сравнени  подключенного ко второму регистру 1 сдвига, единичный сигнал поступает на второй вход узла анализа результата . Таким образом, количество тактов, необходилолх дл  заполнени  всего регистра единицами, равно количеству единиц содержащихс  в разр дах кода двоичного числа от их расположени . Если количество единиц, содержащихс  в разр дах сравниваемых двоичных чисел айв равно, то единичные сигналы на выходах последних узлов аИЛлиза результата, подключенных к первому и второму регистрам 1 по витс  одновременно и оба триггера 10 и 16 подключенные к выходам элементов ИЛИ 12 и .И 13 установитс  в единичное со то ние. При этом на выходной шине 19 () устройства по витс  единичный сигнал, а выходы элементов И 14 и И 15 блокируют с помощью элемента задержки 17, Одновременно нулевой сигнал с инверсного выхода триггера 10 заблокирует прохождение тактовых импульсов. Если выходной сигнал на выходах последних поразр дных сравнени  по вл етс  только на одном выходе, то количество единиц в сравниваемых кодах различно. Если единичный сигнал с выхода последнего поразр дного узла сравнени  по вл етс  на первом входе узла 3 анализа результата, то через элемент И 14 на выходную шттну устройства поступает единичный сигнал, а если .единичный сигнал по вл етс  на втором входе узла 3 анализа результата то через элемент И 15 на выход устро ства поступает единичный сигнал. Сигналы тактовой частоты при неравенстве весов сравниваемых кодов блокируютс  так же,как и при их равенстве первой же единицей по вившайс  на выходе одного из последних поразр дных узлов сравнени . : Формула изобретени  Устройство дл  сравнени  весов кодов, содержащее два п-разр дных регистра сдвига, генератор импульсов , узел анализа результата, 2 п поразр дных узлов сравнени , о т личающеес   тем, что, с целью расширени  функциональных возможностей устройства за счет обеспе4Ьни  возможности сравнени  весовых соотношений чисел, в нем выход генератора импульсов соединен с первым уходом узла анализа результата, первый выход которого подключен ко входги первого и второго п-разр дных регистров сдвига и к первым входам первого и (п+1)-го поразр дных узлов сравнени , выход каждого i-ro поразрущного узла сравнени , где ,2,...,п подключен к первому входу (i+l)-ro поразр дного узла сравнени  и ко входу установки в единичное состо ние (i+l)-ro разр да первого п-разр дного регистра сдвига, выход каждого (1+п)-го поразр дного узла сравнени  соединен с первым входом (i+n+l)-ro поразр дного узла сравнени  и со входом установки в единичное состо ние i-ro разр да второго п-разр дного регистра сдвига, пр мой выход каждого i-ro разр да первого регистра сдвига подключен ко второму входу i-ro поразр дного узла сравнени , а пр мой выход каждого i-ro разр да второго регистра сдвига соединен со вторым входом (i+n)-ro поразр дного узла сравнени , выход п-го и 2 п-го узлов поразр дного сравнени  подключены ко второму и третьему входам узла анализа результатов соответственно, шина управлени  устройства соединена с четвертым входом узла аналиЗа результата , инверсные входы устройстваподключены к третьим входам поразр дп ных узлов сравнени . 2.Устройство по п.1, отличающее с   тем, что в нем узел анализа результата содержит элементы И, ИЛИ, триггеры, причем первый вход узла соединен с первым входом первого элемента И, выход которого подключен к первому выходу узла, второй вход узла соединен с первыми входами второго элемента И и &лемента ИЛИ, выходы которых подключены ко входам первого и второго триггеров соответственно , пр мой выход второго тригге-. ра через элемент задержки соединен с первыми входами третьего и четвертого элементов И, третий вход узла соединен со вторыми входами второго и четвертого элемента И и элемента ИЛИ, инверсный выход второго Триггера подключен ко второму входу первого элемента И, третий вход которого соединен с четвертым входом узла, инверсный выход первого триггера подключен к третьему входу четвертого элемента И и ко второму входу третьего элемента И, третий вход которого соединен со вторым входом узла, выходы третьего и четвертого элемента И соединены со вторым и третьим выходами узла, пр мой выход первого триггера подключен к четвертому выходу узла. 3.Устройство по п.1, отличающеес  тем, что в нем каждый поразр дный узел сравнени  состоит из элемента И, элемента запрета и элемента ИЛИ, причем первый вход узла подключен к пр мому входу элемента запрета, второй вход узла соединен с первым входом элемента И, третий вход узла подключен к инверсному входу элемента запрета и ко второму входу элемента И, выходы которых соединены со входами элемента ИЛИ, выход .которого подключен к выходу узла. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 521566, кл. G 06 F 7/04, 12.05.74.
  2. 2. Авторское свидетельство СССР № 441559, кл. G 06 F 7/04, 22.09.72 (прототип).
SU792726656A 1979-02-16 1979-02-16 Устройство дл сравнени весов кодов SU798810A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792726656A SU798810A1 (ru) 1979-02-16 1979-02-16 Устройство дл сравнени весов кодов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792726656A SU798810A1 (ru) 1979-02-16 1979-02-16 Устройство дл сравнени весов кодов

Publications (1)

Publication Number Publication Date
SU798810A1 true SU798810A1 (ru) 1981-01-23

Family

ID=20811026

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792726656A SU798810A1 (ru) 1979-02-16 1979-02-16 Устройство дл сравнени весов кодов

Country Status (1)

Country Link
SU (1) SU798810A1 (ru)

Similar Documents

Publication Publication Date Title
JPS603657B2 (ja) フアーストイン・フアーストアウト記憶装置
KR960042416A (ko) 최대값 선택회로
US5835428A (en) Method of testing semiconductor memory and apparatus for carrying out the method
SU798810A1 (ru) Устройство дл сравнени весов кодов
JPS61267823A (ja) 検出装置
SU1198509A1 (ru) Устройство дл ранжировани чисел
SU1430952A2 (ru) Генератор случайного марковского процесса
SU987616A1 (ru) Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода
SU840889A1 (ru) Устройство дл сравнени двоичных чисел
SU1030797A1 (ru) Устройство дл сортировки @ @ -разр дных чисел
SU637810A1 (ru) Устройство дл сортировки разр дных чисел
SU1753468A1 (ru) Устройство дл определени экстремальных чисел
SU840887A1 (ru) Устройство дл определени экстремальныхчиСЕл
SU1241232A2 (ru) Устройство дл подсчета числа нулей в двоичном коде
SU1405058A1 (ru) Генератор испытательных кодов
SU1606973A1 (ru) Устройство дл сортировки чисел
SU1124319A1 (ru) Устройство дл перебора сочетаний,размещений и перестановок
SU951301A1 (ru) Генератор псевдослучайных кодов
KR900008400B1 (ko) 파이프 라인구조를 이용한 데이터 분류장치
SU868749A1 (ru) Устройство дл сортировки чисел
RU1835543C (ru) Устройство дл сортировки чисел
SU1377843A1 (ru) Генератор кодовых колец
SU922745A1 (ru) Устройство дл последовательного выделени единиц из двоичного кода
SU928342A1 (ru) Устройство дл сортировки чисел
SU1649533A1 (ru) Устройство дл сортировки чисел