SU1753468A1 - Устройство дл определени экстремальных чисел - Google Patents

Abstract

Изобретение относитс  к технической кибернетике и может быть использовано дл  построени  технических средств классификации , поиска информации и автоматизации прин ти  решений в нечетких услови х. Цель изобретени  - расширение функциональных возможностей Цель достигаетс  тем, что в устройство, содержа8 ,1- щее приемный регистр 3, регистр 19 результата , компаратор 36, элемент И 5 и входную шину 1, введены приемный регистр 8, элемент ИЛИ 6, элемент И-ИЛИ 12, элементы И 16, 25, блоки 15,18 максимума, элементы НЕ 13, 14.17, группа элементов И 32, блоки 26, 29 управлени , элементы 28, 37, 38, 39 задержки, генератор 24, RS-триггер 23, входна  шина 9, последовательные вхбды 2, 7, входы 4. 10, 11, 20, 21 признаков, вход 22 запуска, вход 30 сброса, шина 27 разр дности чисел, шина 31 размерности множеств, выходна  шина 33. Каждый блок управлени  содержит двоичный счетчик 34, регистр 35 и компаратор 36. Устройство позвол ет определ ть максимальное или минимальное число в множестве ш-раэр дных двоичных чисел В {В|}, I 1 ,п и результат максимальной композиции mln{Ai, BiJ четких множеств А {А|} и и {Bi}, l.n. 1 з.п. ф-лы, 1 ил. V| сл 00 4 О 00

Description

Изобретение относитс  к области технической кибернетики и может быть исполь- зованодл  построени  технических средств классификации, поиска информа1(ШГ моделировани  нечетких рассуждений и алгорит- мов, процессов прин ти  решений в нечетких услови х.

Известно устройство дл  определени  максимального числа, содержащее элемент ИЛИ и п узлов анализа, каждый из которых состоит из триггера, первого и второго Элемента И, элемента НЕ.

Недостатком этого устройства  вл етс  то, что оно йе определ ет минимального числа и результата максиминной компози- ции.

Известно также устройство дл  сравнени  чисел, содержащее коммутатор, счетчик , регистр, схему сравнени , элемент И, генератор.

Недостатком этого устройства  вл етс  то, что оно не вычисл ет результата максиминной композиции.

Известно также устройство дл  определени  локальных экстремумов, содержащее блок управлени , три схемы сравнени , счетчик номера канала, регистр порога, три буферных регистра, регистр экстремума, вход запуска, информационные входы устройства и входы предварительной установ- ки, кроме того, блок управлени  содержит два элемента И, два триггера, счетчик, дешифратор и вход тактовых сигналов.

Недостатком этого устройства  вл етс  то, что оно не может осуществл ть поиск результата максиминной композиции.

Наиболее близким к предложенному по технической сути  вл етс  устройство дл  определени  локальных экстремумов, содержащее распределитель импульсов, два регистра, две схемы сравнени , триггер, регистр порога, элемент И, формирователь переднего фронта импульса, регистр номера канала, счетчик номера канала.

Недостатком этого устройства  вл етс  то, что оно не обеспечивает поиск результата максиминной композиции.

Цель изобретени  - расширение функциональных возможностей устройства за счет определени  результата максиминной композиции.

Поставленна  цель достигаетс  тем, что устройство дл  определени  экстремальных чиссп, содержащее два регистра, регистр результата, триггер, элемент И, причем входы первого регистра  вл ютс  входами анализируемого числа устройства, выход триггера соединен с первым входом элемента И, дополнительно содержит два блока максимума, два блока сравнени , генератор импульсов, группу из m элементов И, где m - разр дность чисел, элемент ИЛИ, элемент И, элемент И-ИЛИ, три элемента НЕ, четыре элемента задержки, причем вход младшего разр да первого регистра  вл етс  последовательным входом первого числа устройства, а выход старшего разр да первого регистра соединен через первый элемент НЕ с первым информационным входом первого блока максимума, входы разр дов второго регистра  вл ютс  входами второго числа устройства, а выход старшего разр да второго регистра соединен с первым входом первого элемента И элемента И-ИЛИ и первым входом второго элемента И, второй вход которого  вл етс  входом первого признака типа операции устройства, а выход соединен с первым входом элемента ИЛИ, второй вход которого соединен с последовательным входом второго числа устройства, а выход соединен с входом младшего разр да второго регистра, вход второго признака типа операции устройства соединен с вторым и первым входами соответственно первого и второго элементов И элемента И-ИЛИ и первым входом третьего элемента И, второй вход которого соединен с выходом старшего разр да регистра результата и вторым входом второго элемента И элемента И-ИЛИ, выход которого соединен через второй элемент НЕ с вторым информационным входом первого блока максимума, выход которого соединен через третий элемент НЕ с первым информационным входом второго блока максимума, второй информационный вход которого соединен с выходом третьего элемента И, а выход соединен с входом младшего разр да регистра результата, выходы разр дов которого соединены с первыми входами элементов И группы, выходы которых  вл ютс  информационными выходами устройства, а вторые входы соединены с выходом первого блока сравнени  и входом установки в ноль триггера, вход установки в единичное состо ние которого  вл етс  входом запуска устройства, выход генератора импульсов соединен с вторым входом первого элемента И, выход которого соединен с входом пересчета второго блока сравнени , через первый элемент задержки с входом синхронизации первого блока максимума и с входом второго элемента задержки , выход которого соединен с входом Синхронизации второго блока максимума и через третий элемент задержки с входами синхронизации первого, второго регистра и регистра результата, входы установки в нулевое и единичное состо ние которого  вл ютс  соответственно входами третьего и четвертого признаков типа операции устройства , выход второго блока сравнени  соединен через четвертый элемент задержки с входом сброса этого же блока, первым входом первого блока сравнени  и входами установки в единичное состо ние первого и второго блоков максимума, информационные входы второго блока сравнени   вл ютс  входами разр дности чисел устройства, вход сброса первого блока сравнени   вл етс  входом сброса устройства, информаци- онные входы первого блока сравнени   вл ютс  входами равномерности множества чисел устройства, кроме того, каждый блок сравнени  содержит двоичный счетчик , регистр и схему сравнени , причем счетный вход счетчика соединен с входом пересчета блока, вход сброса счетчика в нулевое состо ние соединен с входом сброса блока, входы разр дов регистра соединены с информационными входами блока, входы первой группы схемы сравнени  соединены с выходами счетчика, входы второй группы схемы сравнени  соединены с выходами разр дов регистра, выход схемы сравнени   вл етс  выходом блока,

На чертеже показана функциональна  схема устройства.

Устройство дл  определени  экстремальных чисел содержит приемные регистры 3 и 8, регистр 19 результата, элементы И 5, 16 и 25, элемент ИЛИ 6, элемент И-ИЛИ 12, элементы НЕ 13, 14 и 17, блоки 15 и 1В максимума, генератор 24, триггер 23, блоки 26 и 29 сравнени , элементы 28, 37-39 задержки , группу элементов И 32. Каждый блок сравнени  содержит двоичный счетчик 34, регистр 35 и схему сравнени  36. Перва  входна  шина 1 и последовательный вход 2 устройства соединены соответственно с параллельным и последовательным входами приемного регистра 3. Вход 4 первого признака Pi устройства соединен с входом элемента И 5, выход которого соединен входом элемента ИЛИ 6, второй вход которого соединен с вторым последовательным входом 7 устройства, а выход-с последовательным входом приемного регистра 8, параллельный вход которого соединен с второй входной шиной 9 устройства, а его вход установки всех разр дов в единичное состо ние S соединен с входом 10 п того признака РБустройства. Вход 11 второго признака Р2 устройства соединен с вторым и третьим (инверсным) входами элемента И-ИЛИ 12 и входом элемента И 16. Выход регистра 8 соединен с первым входом элемента И- ИЛИ 12 и входом элемента И 5. Последовательный выход регистра 3 соединен через элемент НЕ 14 с первым входом блока 15 максимума, а выход элемента И-ИЛИ 12

соединен через элемент НЕ 13 с вторым входом блока 15 максимума, выход которого соединен через элемент НЕ 17 с вторым входом блока 18 максимума, Выход элемента И 16 соединен с первым входом блока 18 максимума, выход которого соединен с последовательным входом регистра 19, вход сброса (R) в нулевое состо ние которого соединен с входом 20 третьего признака Рз

устройства, а его S-вход соединен с входом 21 четвертого признака РА устройства. Последовательный выход регистра 19 соединен с входом элемента И 16 и четвертым входом элемента И-ИЛИ 12, а его параллельный выход соединен с первыми входами группы элементов И 32. Вход 22 запуска устройства соединен с S-входом триггера 23, пр мой выход которого соединен с входом элемента И 25. Выход генератора 24

соединен с другим входом элемента И 25, выход которого соединен с входом элемента 37 задержки и счетным входом (+1) блока 26 сравнени , третий информационный которого соединен с шиной 27 разр дности

чисел устройства, а его выход соединен через элемент 28 задержки с S-входамц блоков 15 и 18 максимума, вторым R-входом сравнени  26 и (+1)-входом блока 29 сравнени , R-вход которого соединен с входом 30

сброса устройства в исходное состо ние, а его D-вход соединен с шиной 31 размерности множества чисел устройства. Выход блока 29 сравнени  соединен с R-входом триггера 23 и вторыми входами группы элементов И 32, выход которой соединен с выходной шиной 33 устройства. Кроме того, (+1)- и R-входы блока 25 соединены с одноименными входами счетчика 34, а его D- вход соединен с параллельным входом

регистра 35. Выходы счетчика 34 и регистра 35 соединены с входами компаратора 36, выход которого соединен с выходом блока 26. Выход элемента 37 задержки соединен с входом синхронизации С блока 15 максимума и вводом элемента 38 задержки, выход которого соединен с С-входом блока 18 максимума и входом элемента 39 задержки, выход которого соединен с С-входами регистров 3, 8 и 19.

Блоки 15 и 18 максимума могут быть реализованы по схеме устройства дл  определени  максимального числа при п 2, где S-вход предназначен дл  исходной установки триггеров блоков в единичное состо ние,

а С-вход - дл  синхронизации триггеров.

Компаратор 36 может быть реализован на микросхемах цифрового компаратора К564ИП2, который обладает свойством наращиваемости по числу разр дов.

Назначение блоков 15 и 18 максимума состоит в последовательном определении на их выходах разр дов числа,  вл ющегос  максимальным среди двух чисел, поразр дно поступающих на их входы.

Назначение блока 26 сравнени  состоит в определении момента завершени  обработки очередной пары чисел AI и В| (или очередного числа В) при их поразр дном поступлении на последовательные входы 7 и 2 устройства и выработке управл ющего сигнала, который увеличивает на единицу содержимое счетчика блока 29 сравнени , устанавливает в исходное (единичное) состо ние блоки 15 и 18 максимума и сбрасы- вает в нулевое сос.о ние счетч ик 34. подготавлива  тем самым устройство к обработке очередной пары чисел (очередного числа).

Назначение блока 29 сравнени  состо- ит в определении момента завершени  обработки последней пары чисел Ап и Вп (или последнего числа Вп) и выработки управл ющего сигнала Стоп, который, сбрасыва  триггер 23 в нулевое состо ние, прекращает подачу в устройство синхросигналов с генератора 24 и, поступа  на входы группы элементов 32, стробирует выдачу результата обработки множества чисел на выходную шину 33 устройства.

Алгоритм работы устройства следующий . Устройство предназначено дл  определени  максимального или минимального числа в множестве m-разр дных двоичных чисел B;{Bi}, i 1,n и результата максимин- ной композиции С (Ai, Bfjl двух нечетких множеств А {А|} и Bj {Bi}, i 1,n. Разр ды aj, bj, j 1,m чисел AI, BI, i 1,n, анализируемых множеств AI и В последовательно поступают в устройство, подверга-  сь поэтапному анализу. При этом в устройстве реализуетс  конвейерный принцип обработки поступающих чисел. Вектор признаков Р (Pi, Ра, Рз, Р4, PS) задает следующие типы операций.

Р (0,0,0,1,0)- устройство определ ет результат операции:

С mln Bf, I 1,n.

Р (1,1,1.0,1) - устройство определ ет результат операции

С max BI, i 1,n,

Р (0, 1,1, 0,0) - устройство определ ет результат операции:

C (Ai, Bi)J, i 1,n.

При этом признаки PI, Рг должны при- сутствовать в течение всего цикла обработки множеств чисел, а признаки Рз, РА, РБ подаютс  в устройство только в начале цикла . После завершени  цикла обработки устройство вырабатывает сигнал Стоп, по

которому прекращаетс  продвижение информации в устройстве и результат обработки выдаетс  на выход устройства. Анализируемые числа последовательно разр д за разр дом проход т через ступени конвейера; ступень 1 - блок максимума 15 совместно с элементами НЕ 13, 14 и 17; ступень 2 - блок 18 максимума. При этом ступень 1 реализует операцию последовательного выделени  минимального числа, а ступень 2 - максимального числа среди д&ух чисел, поступающих на их входы. Результат такой обработки последовательно заноситс  в регистр результата. Таким образом за m тактов формируетс  результат обработки (в зависимости от реализуемого режима) очередного числа Bi или пары чисел At, BI Элементы 37-39 задержки при этом осуществл ют распределенную синхронизацию ступеней конвейера и регистров 3, 8 и 18. При дальнейшем продвижении информации этой текущий результат последовательно поступает на ступень 1 (режим поиска min Bi) или на ступень 2 (режимы поиска max Bi или max min(Ai, Bi) совместно с очередным числом Bi-и или парой чисел Ai+i, BI+L Тем самым подготавливаетс  следующий текущий результат. Таким образом через m x n тактов в регистре 19 результата будет сформирован окончательный результат С, который и поступит на выход устройства.

Устройство работает следующим образом .

Перед началом работы должен быть произведен начальный сброс устройства (цепь сброса показана только дл  блока 29 сравнени ), при этом на вход 30 устройства поступает импульс сброса, который устанавливает двоичные счетчики блоков 26 и 29 и регистры 3,8 и 19 в нулевое состо ние, а триггеры блоков 15 и 18- в единичное состо ние . На шины 27 и 31 необходимо подать двоичные коды тип соответственно разр дности чисел и размерности множеств. Рассмотрим работу устройства в отдельных режимах.

В режиме поиска С min BI на входы признаков устройства необходимо подать вектор Р (О, О, О, 1, 0). При этом признаки PL P2 должны присутствовать в виде логических уровней в течение всего цикла обработки множества чисел В, а признаки Рз, Рз, РБ подаютс  в виде импульсов, производ  начальное занесение констант в регистру устройства. В результате подачи вектора Р в регистре 19 результата по S-входу (РА 1) будут занесены единичные значени  во все разр ды, т.е. максимально возможна  константа , элемент И 5 блокируетс  (Pi 0). элемент И 16 блокируетс , первый конъюнктор элемента И-ИЛИ 12 блокируетс  по второму входу, а его второй конъюнктор подготавливаетс  по инверсному входу (Р2 0). В приемный регистр 3 необходимо занести через параллельный вход число Bi, а на вход 2 устройства необходимо подать старший разр д числа Ва (состо ние регистра 8 в этом режиме безразлично). Работа устройства начинаетс  при подаче сигнала Пуск на вход 22 устройства. При этом триггер 23 устанавливаетс  в единичное состо ние и своим пр мым выходом разрешает прохождение бесконечной серии синхросигналов с выхода генератора 24 элемент И 25 на (+1)-вход блока 26 и вход элемента 37 задержки. Через врем  л каждый синхросигнал по вл етс  на С-входе блока 15 максимума и входе элемента 38 задержки, на выходе которого он по вл етс  через врем  тг и поступает на С-вход блока 18 максимума и вход элемента 39 задержки . На выходе последнего синхросигнал по вл етс  через врем  гз и поступает на С-входы регистров 3, 8 и 19, которые осуществл ют в каждом такте сдвиг вправо на один разр д своего содержимого. Величина ъ должна быть не меньше суммы времени задержки элемента И-ИЛИ 12 и максимально возможного времени перекоса сигналов на последовательных выходах регистров 3,8 и 19. Величина тг должна быть не меньше времени задержки элемента НЕ 17 (или И 16). Величина Гз должна быть не меньше времени срабатывани  триггера блока 18 максимума. В целом (т -f t2 +гз) т - длительности такта. Так как второй конъюнктор элемента И-ИЛИ 12 приоткрыт по инверсному входу, то содержимое регистра 19 будет проходить поразр дно в каждом такте с его последовательного выхода через элемент И-ИЛИ 12 и элемент НЕ 13 на второй вход блока 15. При этом на первый вход блока 15 с последовательного выхода регистра 3 через элемент НЕ 14 будет поразр дно поступать содержимое регистра 3. Так как разр ды анализируемых чисел поступают на входы блока 15 через инверторы 13 и 14 и результат анализа выдаетс  с его выхода через инвертор 17, то такое включение блока 15 максимума позвол ет выполн ть поиск минимального из двух анализируемых чисел. Так как в регистре 19 содержитс  константа 11 ...1, то на выходе инвертора 17 в каждом такте будут выдел тьс  разр ды числа Bi, поступающие с регистра 3. При этом освободившиес  разр ды регистра 3 заполн ютс  последовательно разр дами следующего числа В(+1. Так как элемент И16

блокирован признаком Р2 0, то в каждом такте на его выходе будет присутствовать нулевой уровень. Поэтому блок 18 максимума в каждом такте будет выдел ть на своем

выходе разр ды числа с выхода инвертора 17.

Таким образом, за m первых тактов в регистре 19 окажетс  число Bi. а в регистре 3 - число Ва. В каждом такте содержимое

счетчика блока 26 сравнени  наращиваетс  на Т, через m тактов это содержимое совпадает с содержимым регистра блока 26 и компаратор блока вырабатывает сигнал, свидетельствующий о завершении обработки очередного числа (т разр дов). Этот сигнал через элемент 28 задержки с задержкой ТА, где (Л +Г2 +гз) , сбрасывает содержимое счетчика блока 26 в нулевое состо ние, наращивает на Г содержимое

счетчика блока 29, устанавливает в ное состо ние триггеры блоков 15 и 18. Тем самым подготавливаетс  этап обработки следующего числа (Ва). Через m тактов в регистре 3 будет число Вз, а в регистре 19 mln (61, 82). После обработки последнего разр да числа Вп в регистре 19 окажетс  число С mln Bi, блок 26 сравнени  вырабатывает выходной сигнал, который доводит содержимое счетчика блока 29 сравнени  до

п, сбрасывает в нулевое состо ние содержимое счетчика бл ока 26. Так как в регистре блока 29 занесено значение п, то компаратор блока вырабатывает сигнал совпадени , который  вл етс  дл  устройства сигналом

Стоп, сбрасывающим триггер 23 в нулевое состо ние и разрешающим выдачу результата поиска с параллельного выхода регистра 19 через группы элементов И 32 на выходную ширину 33 устройства.

В режиме поиска С - max Bj на входы признаков устройства необходимо подать вектор Р (1,1,1, 0, 1). В результате содержимое регистра 19 по R-входу (Рз - 1) будет сброшено в нулевое состо ние, т.е. представл ть минимальную константу, а содержимое регистра 8 по S-входу (Рз 1) будет переведено в состо ние 11...1. т.е. представл ть максимальную константу. Элемент И 5 подготавливаетс  по первому входу (Pi

1), элемент И 16 подготавливаетс  по второму входу (2 1), первый конъюнктор элемента И-ИЛИ 12 подготавливаетс  по второму входу, а его второй конъюнктор блокируетс  по инверсному входу (Р2 1). В

приемный регистр 3 необходимо занести через параллельный вход число BL а на вход 2 устройства необходимо подать старший разр д числа В2 (на шину 9 и вход 7 устройства информации в этом режиме не подаетс ). В отличив от предыдущего режима в каждом такте содержимое регистра 19 будет поразр дно поступать через элемент И

1б на первый вход блока 18, а на второй вход блока 15 через элемент И-ИЛИ 12 (первый конъюнктор) и элемент НЕ 13 будут поступать единичные разр ды содержимого регистра 8, при этом в ходе сдвига они будут перезаписыватьс  в регистр 8 с его последовательного выхода через элементы И 5, ИЛИ 6 на его последовательный вход. Тем самым в каждом такте обеспечиваетс  присутствие константы 11...1 в регистре 8 и выделение на выходе элемента НЕ 17 в качестве минимального числа разр дов очередного анализируемого числа Bi(Bi 11... 1). На выходе блока 18 в каждом такте формируютс  разр ды результата операции поиска максимального числа из двух чисел: Bi и содержимое регистра 19. При этом через m тактов после начала работы устройства в регистре 19 будет число Вч (так как max (81, 00...0) 81), а через 2m тактов - число max (Bi, 82). Через m x n тактов в регистре окажетс  число С max(Bj).

В режиме поиска С , Bi) на входы признаков устройства необходимо подать вектор Р (0, 1,1, О, О). В результате содержимое регистра 19 по R-входу (Рз 1) будет сброшено в нулевое состо ние, т.е. представл ть минимальную константу. Элемент И 5 будет блокирован признаком Pi О, элемент И 16 подготавливаетс  по второму входу (Ра 1), первый конъюнктор элемента И-ИЛИ 12 подготавливаетс  по второму входу, а его второй конъюнктор блокируетс  по инверсному входу (Ра 1). В приемный регистр 3 необходимо занести через параллельный вход число Вт.ана вход

2устройства необходимо подать старший разр д числа В2. В приемный регистр 8 необходимо занести через параллельный вход число AI, а на вход 7 устройства необходимо подать старший разр д числа А2. Цепи продвижени  информации с последовательных выходов регистров 3, 8 и 19 такие же, как и в предудущем режиме, стой лишь разницей, что циклическа  св зь с последовательного выхода регистра 8 на его последовательный вход в этом режиме разорвана, так как элемент И 5 блокирован признаком Pi 0. При этом в каждом такте на выходе элемента НЕ 17 формируютс  разр ды числа Rj min (Ai, Bi), а на выходе блока 18 - разр ды результата операции поиска максимального числа из двух чисел: RI и содержимое регистра 19. При этом через m тактов после начала работы устройства в регистре 19 будет число К (так как max (Ri, 00...0) Ri), а через 2-m

тактов - число max (Ri, R2). Через m x n тактов в регистре окажетс  число С (Ai, Bi). Расширение функциональных возможностей устройства дл  определени  экстремальных чисел по отношению к прототипу состоит в том, что оно позвол ет реализовать нар ду с операци ми поиска максимального или минимального числа из

0 заданного множества чисел операцию максимальной композиции над числами двух множеств.

Claims (2)

1. Устройство дл  определени  экстре5 мальных чисел, содержащее регистр, регистр результата, триггер, элемент И, причем входы первого регистра  вл ютс  входами анализируемого числа устройства, выход триггера соединен с первым входом

0 элемента И, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет определени  результата максимальной композиции, оно дополнительно содержит два блока макси5 мума, два блока сравнени , генератор импульсов , группу из m элементов И, где m - разр дность чисел, элемент ИЛИ, элемент И, элемент И-ИЛИ, три элемента НЕ, четыре элемента задержки, причем вход млад0 шего разр да первого регистра  вл етс  последовательным входом первого числа устройства, а выход старшего разр да первого регистра соединен через первый элемент НЕ с первым информационным входом

5 первого блока максимума, входы разр дов второго регистра  вл ютс  входами второго числа устройства, а выход старшего разр да второго регистра соединен с первым входом первого элемента И элемента И-ИЛИ и пер0 вым входом второго элемента И, второй вход которого  вл етс  входом первого признака типа операции устройства, а выход Соединен с первым входом элемента ИЛИ, второй вход которого соединен с последова5 тельным входом второго числа устройства, и выход соединен с входом младшего разр да второго регистра, вход второго признака типа операции устройства соединен с вторым и первым входами соответственно пер0 вого и второго элементов И элемента И-ИЛИ и первым входом третьего элемента И, второй вход которого соединен с выходом старшего разр да регистра результата и вторым входом второго элемента И эле5 мента И-ИЛИ, выход которого соединен через второй элемент НЕ с вторым информационным входом первого блока максимума, выход которого соединен через третий элемент НЕ с первым информацион- ным входом второго блока максимума, второй информационный вход которого соединен с выходом третьего элемента И, а выход соединен с входом младшего разр да регистра результата, выходы разр дов которого соединены с первыми входами элементов И группы, выходы которых  вл ютс  информационными выходами устройства, а вторые входы соединены с выходом первого блока сравнени  и входом установки в О триггера, вход установки в единичное состо ние которого  вл етс  входом запуска устройства , выход генератора импульсов соединен с вторым входом первого элемента И, выход которого соединен с входом пересчета второго блока сравнени , через первый элемент задержки - с входом синхронизации первого блока максимума и с входом второго элемента задержки, выход которого соединен с входом синхронизации второго блока максимума и через третий элемент задержки с входами синхронизации первого и второго регистров и регистра результата, входы установки в нулевое и единичное состо ние которого  вл ютс  соответственно входами третьего и четвертого признаков типа операции устройства,

выход второго блока сравнени  соединен через четвертый элемент задержки с входом сброса этого же блока, первым входом пересчета первого блока сравнени  и входами

установки в единичное состо ние первого и второго блоков максимума, и информационные входы второго блока сравнени   вл ютс  входами разр дности чисел устройства, вход сброса первого блока сравнени   вл етс  входом сброса устройства, информационные входы первого блока сравнени   вл ютс  входами размерности множества чисел устройства.

2. Устройство по п. 1,отличающеес   тем, что каждый блок сравнени  содержит двоичный счетчик, регистр и схему сравнени , причем счетный вход счетчика соединен с входом пересчета блока, вход сброса счетчика в нулевое состо ние соединен с входом сброса блока, входы разр дов регистра соединены с информационным входом блока, входы первой схемы сравнени  соединены с выходами счетчика, входы второй группы схемы сравнени  соединены

с выходами разр дов регистра, выход схемы сравнени   вл етс  выходом блока