SU1198509A1

SU1198509A1 - Устройство дл ранжировани чисел

Info

Publication number: SU1198509A1
Application number: SU843739647A
Authority: SU
Inventors: Валерий Александрович Грешнов
Original assignee: Предприятие П/Я Р-6577
Priority date: 1984-05-10
Filing date: 1984-05-10
Publication date: 1985-12-15

Description

1 .

Изобретение относитс к вычислительной технике и может быть исполь зовано в специальньк устройствах ав томатической обработки данных.

Цель изобретени расширение фунциональных возможностей путем форми ровани вариационного р да чисел в реальном масштабе времени.

На чертеже представлено ycTpofi- ство дл формировани упор доченной выборки числовых значений.

Устройство содержит шину 1 вход ных чисел, выраженных го-разр дным параллельным кодом, (N-1) последова- тельно соединенных т-разр дных сдвиговых регистров 2, (И-1) схем 3 сравнени , блок 4 подсчета номера ранга, дополнительньй га-разр дный регистр сдвига входного числа 5, дешифратор 6 управлени сдвигом, вырабаты вающий сигналы логической единицы на (R+I)-M выходе, где R - ранг поступившего элемента выборки, (N-1) элементов ИЛИ 7, N элементов 8 И управлени сдвигом, дополнительные N последовательно соединенные т-разр дные регистры 9 сдвига, N элементов 10 И управлени записью и дешифратор i1 управлени записью, вырабатывающий сигнал логической единицы на (R+I)-м выходе.

Устройство работает следующим образом .

В начале работы устройства перед поступлением значени первого числового элемента выборки все регистры 2 сдвига должны быть обнулены. Перед поступление очередного числа производитс сдвиг всех ранее поступив- шик чисел, наход ищхс в сдвиговьп ; регистрах 2, в соседний регистр с вьщачей данцых на схемы сравнени 3. По входной шине 1 в каждый такт поступают числовые значени в виде параллельного 71 разр дного двоичного кода на вход первого регистра 2, первые входы всех схем сравнени 3 и вход дополнительного гп-разр дного входного регистра 5.

Каждое вновь поступившее число сравниваетс схемами сравнени 3 с ранее поступившими числами и нулевыми значени ми, если ранее поступивших числовых элементов выборки меньше (N-l). Если входное число равно или больше числа, поступившего с вьрсода одного из регистров 2, то на выходе соответствующей схемы сравнени 3 образуетс сигнал ло-

98509. 31

гической единицы. Если входное числоменьше числа с выхода регистра 2, то на выходе соответствующей схемы сравнени 3 образуетс сигнал.логи , ческого нул .

Сигналы с выходов (N-1) схем сравнени 3 поступают на блок 4 подсчета номера ранга. На выходе блока 4 образуетс число в виде паралQ лельного п-разр дного двоичного кода , равное количеству единиц, по-. ступивших на входы блока 4. В общем случае количество единиц может принимать любое значение от О до (N-)

J Значение ранга R поступает одновременно на вход дешифратора 6 управлени сдвигом и дешифратора 11 управлени записью. На выходе (R+1)- го дешифратора 6 управлени сдвигом

Q образуетс сигнал логической единицы , ко,торый, .проход через цепочку элементов ИЛИ 7, образует (R+1) сигналы , которые поступают на первые входы ( 1,..., R+1) элементов 8 И

5 управлени сдвигом и открывают их. Синхроимпульсы сдвига поступают че . рез элементы 8 И с первого по

(R +1 )-и на первые управл ющие входы соответствующих регистров 9 и осуществл ют сдвиг ранее записанных данных .в соседние регистры.

В соответствии с рангом R, посту пившим на вход дешифратора 11 управлени записью, на (R+l)-м выходе дешифратора I1 образуетс сигнал логической единицы, которьй поступает на первый вход соответствующего (R+I)-го элемента Ш И управлени записью и открывает его. Через (R+I)-и элемент И синхроимпульсы записи поступают ка соответствующий га-разр дный регистр 9 и осуществл ют запись в него числа с выхода т-раз- р дного входного регистра 5. Таким образом, за врем одного такта работы устройства происходит размещение внов ь нос тупивще го числово го элемента выборки в регистр, определ емый его рангом R. Посла N-го так та работы схемы все N элементов борки будут расположены в пор дке возрастани их величин.

В отличие ОТ прототипа, который каждый такт работы определ ет ранг каждого числового элемента выборки,

предлагаемое устройство каждый такт работы обеспечивает зтор дочение всех поступивших числовых.элементов выборки в пор дке возрастани их

31198509

величин (формирование вариационно- ство, номера регистров, в которых го р да). При поступлении всех эле- наход тс элементы упор доченной вЫ ментов выборки объема (N), на ко- борки, определ ют ранги этих элеторый рассчитано предлагаемое устрой ментов.

Z//V/7. сдвига Записи F Т1 угт - 11 р. 111 WW I Л

Claims

УСТРОЙСТВО ДЛЯ РАНЖИРОВАНИЯ ЧИСЕЛ, содержащее (N-1) последовательно соединенных го-разрядных регистров сдвига, где N — число сортируемых чисел, (Η—1) схем сравнения двух m-разрядных чисел и блок подсчета номера ранга входного числа, причем выход i-ro m—разрядного регистра сдвига, где i = 1,2,..., ,(N—1), соединен с первым входом i-й ¹ схемы сравнения, вторые входы схем сравнения подключены к шине входных чисел устройства и входу.первого m-разрядного регистра сдвига, выходы схем сравнения подключены к вхо* дам блока подсчета номера ранга входного числа, шина сдвига устройства соединена с синхронизирующими входами всех in—разрядных регистров сдвига, отличающееся тем, что, с целью расширения функциональных возможностей за счет формирования вариационного ряда чисел в реальном масштабе времени, в него введены дешифратор управления сдвигом, (N—1) элементов ИЛИ, N элементов И управления сдвигом, N дополнительных последовательно соединенных ш—разрядных регистров сдвига, дополнительный m-разрядный регистр сдвига входного числа, N элементов И управления записью и дешифратор управления записью, причем выходы, блока подсчета номера ранга входного числа соединены с соответствующими входами дешифратора управления записью и дешифратора управления сдвигом, i—й выход которого соединен с первым входом i-ro элемента ИЛИ, выход которого соединен с первым входом i-ro элемента И управления сдвигом, первый вход N—го элемента И управления сдвигом соединен с N—м выходом дешифратора управления сдвигом и вторым входом (N—1)—го элемента ИЛИ, второй вход <)“го элемента ИЛИ, где j = 1,2,.,., (N—2), подключен к выходу (j+l)-ro элемента ИЛИ,· вторые входы всех элементов И управления сдвигом соединены с шиной сдвига устройства, выход k-го элемента И управления сдвигом соединен с входом управления сдвигом fc-ro дополнительного hn-разрядного регистра сдвига, где к = = 1,2,...,n, вход управления записью которого подключен к выходу i-ro элемента И управления записью, первый вход которого соединен с к-м выходом дешифратора управления записью, вторые входы всех элементов И управления записью соединены с шиной записи устройства, шина входных чисел устройства дополнительно.подключена к входу дополнительного щ—разрядного регистра сдвига входного числа, выходы которого подключены к информационным входам всех дополнительных пл-разрядных регистров сдвига, выходы которых являются выходами отсортированных чисел устройства.

>

< 11