SU900317A1 - Запоминающее устройство - Google Patents

Description

Изобретение относитс  к области вычислительной техники, в частности к запоминающим устройствам с последовательной выборкой информации. Известно запоминающее устройство с выборкой информации в последовательном коде, содержащее регистр сдв га, входы которого соединены с соответствующими логическими шинами, адресные шины, элементы И и элемент ИЛИ, причем первые входы элементов И соединены с соответствующими выходами регистра сдвига, вторые - с соответствующими адресными шинами, а выходы - со входами элемента ИЛИ Щ Недостатком этого устройства  вл  етс  большое количество запоминающих элементов, необходимых дл  хранени  информации. Наиболее близким к предлагаемому техническим решением  вл етс  запоминающее устройство, содержащее регистр сдвига, шины управлени , элементы И по количеству разр дов регистра сдвига и з енент ИЛИ, причем выходы разр дов регистра сдвига соединены с информационными входами элементов И, управл ющие входы которых подключены к соответствующим адресным шинам, а выходы соединены со входами элемента ИЛИ, информационные входы регистра сдвига подключены к соответствующим шинам логического нул  и единицы, вход разрешени  записи регистра сдвига соединен с шиной Обращение, а выход последнего разр да регистра сдвига, подключен ко входу его первого разр да 21. Недостатком известного устройства  вл етс  его сложность при хранении больших массивов информации, так как количество разр дов регистра сдвига равн етс  количеству хранимых чисел. Цель изобретени  - повышение информационной емкости устройства. Поставленна  цель достигаетс  тем, что запоминающее устройство, содержащее накопитель, выполненный на

390

кольцевом сдвиговом регистре, содержащем П запоминающих элементов(П-1) запоминающих элементов которого соединены последовательно, а первые входы П запоминающих элементов соединены с шиной Обращение, вторые входы - с тактовой шиной, третьи входы с шиной установки в исходное состо ние , четвертые входы - соответствующими шинами логического нул  и единицы , первые выходы П запоминающих Элементов соединены с первыми входами одних из элементов И группы, а вторые выходы - с первыми входами других элементов И группы, выходы которых подключены к соответствующим входам первого элемента ИЛИ, адресные шины, содержит группу элементов ИЛИ, второй, третий и четвертый элементы ИЛИ, первий, второй и третий элементы И и инвертор, при этом соответствующие входы элементов ИЛИ, группы второго и третьего- элементов ИЛИ соединены с соответствующими адресными шинами, а выходы вторых элементов ИЛИ группы - со вторыми входами соответствующих элементов И группы, выход второго элемента ИЛИ соединен со входом инвертора и первым входом второго элемента И, второй вход которого подключен к выходу первого запоминающего элемента, а выход - к первому входу четвертого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с выходом инвертора , а второй - с выходом П-го запоминающего элемента, п тый вход которого соединен с выходом первого элемента И, первый вход которого подключен к выходу третьего элемента ИЛИ, а второй - к п тому входу первого запоминающего элемента, а п тый вход (п-1)-го запоминающего элемента соединен с выходом четвертого элемента ИЛИ

На фиг. 1 представлена блок-схема запоминающего устройства на 20 п тиразр дных чисел; на фиг. 2 - ориентированный эйлеров граф дл  п тиразр дных двоичных Чисел; на фиг. 3 - временна  диаграмма работы устройства, на которой введены следующие обозначени : а-сигнал Обращение на шине управлени ; б - сигнал на выбранной адресной шине; в - тактовые импульсы; г - сигнал на шине установки в исходное состо ние; д - сигналы на выходе устройства.

74

Устройство содержит кольцевой сдвговой регистр 1, запоминающие элементы 2, группы элементов в И 3, первый элемекг ИЛИ k, группу элементов в ИЛИ 5, второй элемент ИЛИ 6, первый элемент И 7, инвертор 8, второй элемент И 9, третий элемент И 10, третий и четвертые элементы ИЛИ соответственно 11 и 12, тактовую шину 13, шину установки в исходное состо ние Ц, шину логической единицы 15, шину логического нул  16, шину 1 Обращение, адресные шины 18.

Запоминающее устройство работает следующим образом.

В исходном состо нии кольцевой сдвиговый регистр 1 находитс  в нулевом состо нии. При поступлении импулса Обращение с шины 17 обращение на первые входы запоминающих элементов 2 в кольцевом сдвиговом регистре 1 записываетс  начальный код числа , который с выходов запоминающих элементов 2 поступает на первые входы первых элементов И 3 группы. Одновременно с импульсом Обращение возбуждаетс  одна из выбранных адресных шин 18, с которой разрешающий сигнал через один из элементов ИЛИ 5 группы подаетс  на второй вход соответствующего первого элемента И 3 группы, а так как на первых входах всех элементов И 3 установлен начальный код числа, то с выхода соответствующего элемента И 3 через певый элемент ИЛИ 4 на выход устройства поступает первый разр д выбранного числа. С выбранной адресной шины 18 разрешающий сигнал одновременно поступает на соответствующий вход второго элемента ИЛИ 6 или третьего элемента ИЛИ 11 и в соответствии с этим на первый вход первого элемента И 7 или на вход инвертора 8 и первый вход второго элемента И 9- Те самым замыкаетс  определенна  цепь переноса, начина  с запоминающего элемента п-го или с (n-l)-ro. г

После формировани  на выходе устройства первого разр да выбранного числа подаетс  первый тактовый сигнал на тактовую шину 13, и информаци  сдвигаетс  на один разр д по колцу только в той части кольцевого сдвигового регистра 1, котора  охвачена цепью переноса из старшего разр да в младший, тем самым подключа  к выходу устройства следующий разр д 5 начального кода, который  вл етс  в рым разр дом выбранного числа. Посл сформировани  на выходе устройства второго разр да на тактовую шину 13 подаетс  второй тактовый сигнал, и информаци  снова сдвигаетс  в этой части кольцевого сдвигового регистра 1 на один разр д по кольцу, подключа  к выходу устройства следующи разр д начального кода, который  вл етс  третьим разр дом выбранного числа. После проведени  П-1 сдвигов путем подачи П-1 тактовых импульсов, где П - разр дность хранимых в устройстве чисел, на выходе устройства сформируетс  П разр дов выбранного числа. Затем на шине установки в ис ходное состо ние 1 формируетс  сиг нал, по окончании которого снимаетс  возбуждение с адресной шины 18 и шины 17 Обращение, а кольцевой сдвиговый регистр 1 устанавливаетс  в нулевое состо ние, В качестве начального кода числа в кольцевом сдвиговом регистре числа 1 записан код 110010, который  в л етс  кодом ориентированной цепи, образованной ориентированным эйлеро вым графом дл  п тиразр дных чисел. Этому коду соответствует цепь из двух ребер с числами П001 и 10010 (фиг, 2), Каждое из этих чисел в сво очередь  вл етс  кодов ориентированного цикла, состо щего из п ти ребер . Цикл - это замкнута  последовательность неповтор стцихс  ребер при их последовательном обходе в направлении стрелок (фиг, 2), Легко заметить , что на фиг. 2 существует некоторое множество ориентированных цепе из трех ребер, каждое ребро которой принадлежит одной из пар циклов с взаимообратными кодами, например цепь из 11001, 10010, 00100, Таким образом, в кольцевом сдвиго вом регистре 1 коду ориентированной цепи 110010 соответствуют следующие п тиразр дные числа, которые получают в столбцах из кодов ориентиро ванных циклов 1100110010 1001100101 0011101010 ото10100 1110001001 путем П-1 сдвигов (П-разр дность чисел графа) в направлении от младших 76 разр дов к старшим. На вторых выходах кольцевого сдвигового регистра 1 формируютс  следующие числа: 00110 01100 11000 10001 00011 01101 11010 10101 01011 10110 Согласно подключению четвертых входов кольцевого сдвигового регистра 1 к шинам логической единицы и нул  соответственно 15, 16 в запоминающие элементы 2,1, 2,2 и 2,5 записываетс  1, а в 2,3, 2, и 2,6 записываетс  О, поэтому в запоминающих элементах 2,1-2,5 записываетс  код ориентированного цикла 11001, а в 2,2-2,6 - код ориентированного цикла 10010, Следовательно, с выходов запоминающих элементов 2,1 и 2,6 считываютс  числа, образованные только одним кодом ориентированного цикла , а с выходов запоминающих элементов 2,2-2,5 - образованные обоими кодами ориентированных циклов. При подключении к выбранной адресной шине 18 соответствующего входа второго элемента ИЛИ 6 осуществл етс  считывание из  чеек 2,1-2,5, причем с первых выходов числа 11001, 10011, 00111, 01110 и 11100, а со вторых выходов 00110, 01100, 11000, 10001 и 00011. При подключении к выбранной адресной шине 18 соответствующего входа третьего элемента ИЛИ 11 осуществл етс  считывание из запоминающих элементов 2,2-2.6, причем с первых выходов считываютс  числа 10010, 00101, 01010, 10100 и 01001, а со вторых - 01101, 11010, 10101, 01011 и 10110. Если нужно выбрать число 00110 по адресу, то возбуждаетс  соответствующа  адресна  шина 18, к которой подсоедин етс  по одному входу одного из элементов в ИЛИ 5,2 группы и второго элемента ИЛИ 6 (см. фиг, 1). Дл  выборки числа 01010 по соответствующей адресной шине 18 нужно к этой шине 18 подключить по одному входу одного из элементов в ИЛИ 5,7 группы и третьего элемента ИЛИ 11, Таким образом, предлагаемое устройство позвол ет записать код ориентированной цепи в виде нескольких кодов ориентированных циклов, использу  минимальное количество оборудовани  и тем самым повыша  информационную емкость устройства.

Claims (2)

1.Авторское свидетельство СССР N tSns, кл. G 11 С 17/00, 1975.

2.Авторское свидетельство СССР № 565326, кл. G 11 С 17/00, 1977 (прототип).

Фи1.1

.

г 9

Фиг.З

п