SU907542A2 - Устройство дл сравнени двоичных чисел - Google Patents
Устройство дл сравнени двоичных чисел Download PDFInfo
- Publication number
- SU907542A2 SU907542A2 SU802773839A SU2773839A SU907542A2 SU 907542 A2 SU907542 A2 SU 907542A2 SU 802773839 A SU802773839 A SU 802773839A SU 2773839 A SU2773839 A SU 2773839A SU 907542 A2 SU907542 A2 SU 907542A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- bit
- register
- input
- additional
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при реализации технических средств дискретной автоматики и вычислительных машин.
По основному авт. св. № 734674 известно устройство дл сравнени двоичных чисел, содержащее два празр дных регистра на триггерах, п-поразр дных узлов сравнени , элемент ИЛИ-НЕ, причем пр мой и инверсный выходы триггера каждого i-ro разр да первого регистра, где ,2, ...,п, соединены с первым и вторым входами i-ro поразр дного узла сравнени соответственно, пр мой и инверсный выходы каждого 1-го триггера второго регистра подключены к третьему и четвертому входам i-ro поразр дного узла сравнени соответственно, п тые входы всех поразр дных узлов сравнени соединены с шиной синхронизации , а информационные входы регистров подключены к шинам сравниваемых чисел, первый вход каждого j-ro поразр дного узла сравнени , где ,2,...,(п-1), соединен с входом установки в единичное состо ние триггера (j+l)-ro разр да первого регистра и с вхолом установки в нулевое состо ние триггера (j+l)-ro разр да второго регистра, второй выход каждого j-ro поразр дного узла сравнени подключен к входу установки в нулевое состо ние триггера (j+l)-ro разр да первого регистра и к входу установки в единичное состо ние триггера (j+l)-ro разр да второго регистра, выходы п-го пораз10 р дного узла сравнени соединены с входом элемента ИЛИ-НЕ, при этом каждый поразр дный узел сравнени содержит два элемента И, причем первый и второй входы первого элемента
15 И соединены с первым и четвертым входами поразр дного узла сравнени -, а выход первого элемента И подключен к первому выходу поразр дного узла сравнени , первый и второй входы
20 второго элемента И соединены с вторым и третьим входами поразр дного узла сравнени , выход второго элемента И подключен к второму выходу поразр дного узла сравнени , третьи
25 входы первого и второго элементов И соединены.между собой и подключены к п тому входу поразр дного узла сравнени 1.
.Недостаток этого устройства 30 ограниченные функциональные возможности , св занные с невозможностью алгебраического сравнени чисел.
Цель изобретени - расширение функциональных возможностей устройства за счет обеспечени алгебраического сравнени чисел.
Поставленна цель достигаетс тем что устройство дополнительно содер™ жит первый и второй триггеры знаковых разр дов и дополнительный поразр дный узел сравнени , причем пр мой и инверсный выходы первого триггера знакового разр да соединены с первым и вторым входами дополнительного поразр дного узла сравнени соответственно, пр мой и инверсный выходы второго триггера знакового разр да подключены к TpeTbeivty и четвертому входам дополнительного поразр дного узла сравнени соответственно , п тый вход дополнительного поразр дного узла сравнени соединен с шиной синхронизации, информационные входы триггеров знаковых , разр дов подключены к шинам знаковых разр дов сравниваемых чисел, первый выход дополнительного поразр дного узла сравнени соединен с входом установки в единичное состо ние .триггера старшего разр да первого регистра, и с входом установки в нулевое состо ние триггера старшего разр да второго регистра, второй дополнительного поразр дного узла сравнени подключен к входу установки в нулевое состо ние триггера старшего разр да первого регистра и к входу установки в единичное состо ние триггера старшего разр да второго регистра.
На чертеже представлена бло с-схема устройства.
Устройство содержит регистры 1 и 2, поразр дные узлы 3 , 3. --«Sj/, сравнени , каждый из которых состоит из элементов И 4 и 5, элемент ИЛИ-НЕ б, шины 7 и 8 сравниваемых чисел, шииу 9 синхронизации, выходные шины 10-12, первый и второй триггеры 13 и 14 знаковых разр дов и дополнительный поразр дный узел 15 сравнени .
Устройство работает следующим образом .
Занесение положительного числа в регистр 1(2) предусматривает установку в нулевое состо ние первого (второго) триггера 13 (14) знакового разр да, а отрицательного, числа установку в единичное состо ние соответствующего первого (второго) триггера 13 (14) знакового разр да. При этом положительное число заносис в регистр 1 (2) в пр мом коде, а отрицательное - в обратном или дополнительном обратном коде, как прин то при реализации технических средств дискретной автоматики и вычислительных мгииин.
После исходной установки сравниваемых чисел по шине 9 синхрониза-, дин поступает сигнал. Сравнение чисел осуществл етс поразр дно, начина с первого и второго триггеров 13 и 14 знаковых разр дов. Пусть число А -011, обратный код которого 1 100 записан в регистр 1, больше числа Б - 101, обратный ко которого 1 010 записан в регистр 2. При сравнении на выходе элементов И 4 и 5 дополнительного поразр дного узла 15 сравнени наход тс нулевые сигналы. На выходе элемента И 5 поразр дного узла 3 сравнени старшего разр да формируетс единичный сигнал, который поступает на единичный и нулевой установочные входы соответственно регистров 1 и 2. При этом все разр ды регистра 1 последовательно с выходов элементов И 5 поразр дных узлов сравнени устанавливаютс в единичное состо ние, а все разр ды регистра 2 - в нулевое состо ние . На выходе элемента И 5 поразр дного узла сравнени младшего разр да, который вл етс выходной шиной 12 устройства, формируетс единичный сигнал, указывающий, что А Б. На других двух выходных шинах 10 и 11 устройства нулевые сигналы.
Если число А - 011, обратный код которого 1 100 записан в регистр 1, меньше числа Б 001, обратный код которого О 001 записан в регистр 2, то при сравнении на выходе элемента И 4 дополнительного поразр дного узла 15 сравнени формируетс единичный сигнал, который поступает на единичный и нулевой установочные входы соответственно 2 и 1. При этом все разр ды регистра 2 последовательно с выходов элементов И 4 поразр дных узлов сравнени устанавливаютс в единичное состо ние, а все разр ды регистра 1 в нулевое. На выходе элемента И 4 поразр дного узла сравнени младшего разр да, который вл етс выходной шиной 10 устройства, формируетс единичныйсигнал, указывающий , что А «Б. На других двух выходных шинах 11 и 12 устройства нулевые сигналы.
При равенстве чисел А и Б, например , обратный код которых 1 100 записан в регистры 1 и 2, при сравнении на выходе всех элементов и 5 и И 4 нулевые сигналы а на шине 11 выхода элемента ИЛИ-НЕ б - единичный сигнал, указывающий рвенство сравниваемых чисел А и Б. На других выходных шинах 10 и 12 устройства- нулевые сигналы.
Занесение сравниваегуих чисел и регистры может быть организовано по установочным шинам 7 или по шинам 8 счетного входа.
Claims (1)
- Формула изобретенияУстройство для сравнения двоичных чисел по авт. св. № 734674, отличающеес я тем, что, с целью расширения функциональных возможностей за счет обеспечения алгебраического сравнения чисел,, оно Содержит первый и второй триггеры знаковых разрядов и дополнительный поразрядный узел сравнения, причем прямой и инверсный выходы первого триггера знакового разряда соединены с первым и вторым входами дополнительного поразрядного узла сравнения соответственно, прямой и инверсный выходы второго триггера знакового разряда подключены к третьему и четвертому входам дополнительного поразрядного узла сравнения соответственно, пятый вход дополнительного поразрядg ного узла сравнения соединен с шиной синхронизации, информационные входы триггеров знаковых разрядов подключены к шинам знаковых разрядов сравниваемых чисел, первый выход дополни10 тельного поразрядного узла сравнения соединен с входом установки в единичное состояние триггера старшего разряда первого регистра и с входом установки в нулевое состояние триггера старшего разряда второго регист*5 ра, второй выход дополнительного поразрядного узла сравнения подключен к входу установки в нулевое' состояние триггера старшего разряда первого регистра и к входу установки в20 единичное состояние триггера старшего разряда второго регистра.Источники инфомрации, принятые во внимание при экспертизе1. Авторское свидетельство СССР № 734674, кл. G 06 F 7/04, 1978 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802773839A SU907542A2 (ru) | 1980-06-04 | 1980-06-04 | Устройство дл сравнени двоичных чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802773839A SU907542A2 (ru) | 1980-06-04 | 1980-06-04 | Устройство дл сравнени двоичных чисел |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU734674 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU907542A2 true SU907542A2 (ru) | 1982-02-23 |
Family
ID=20830984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802773839A SU907542A2 (ru) | 1980-06-04 | 1980-06-04 | Устройство дл сравнени двоичных чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU907542A2 (ru) |
-
1980
- 1980-06-04 SU SU802773839A patent/SU907542A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3938087A (en) | High speed binary comparator | |
SU907542A2 (ru) | Устройство дл сравнени двоичных чисел | |
SU734674A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU622078A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU966690A1 (ru) | Устройство дл выделени экстремального из @ @ -разр дных двоичных чисел | |
SU798810A1 (ru) | Устройство дл сравнени весов кодов | |
SU726528A1 (ru) | Устройство дл определени экстремального из п чисел | |
SU736093A1 (ru) | Устройство дл сравнени дес тичных чисел | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU987616A1 (ru) | Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода | |
SU911510A1 (ru) | Устройство дл определени максимального числа | |
SU822178A1 (ru) | Устройство дл сравнени двоичныхчиСЕл | |
SU1403059A1 (ru) | Устройство дл сортировки массивов чисел | |
SU840890A1 (ru) | Устройство дл сравнени чисел | |
SU1361541A1 (ru) | Устройство дл сравнени чисел | |
SU723570A1 (ru) | Устройство дл сдвига | |
SU1072260A1 (ru) | Преобразователь напр жени в дес тичный код | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
SU1430952A2 (ru) | Генератор случайного марковского процесса | |
SU976442A1 (ru) | Устройство дл распределени заданий процессорам | |
SU911508A1 (ru) | Устройство дл сравнени двух чисел | |
SU809156A1 (ru) | Устройство дл последовательногоВыдЕлЕНи ЕдиНиц из п-РАзР дНОгОКОдА | |
SU932484A1 (ru) | Устройство дл сравнени чисел | |
SU1481749A1 (ru) | Устройство дл умножени | |
SU864340A1 (ru) | Устройство дл сдвига информации |