SU822179A1 - Устройство дл поиска чисел в заданномдиАпАзОНЕ - Google Patents
Устройство дл поиска чисел в заданномдиАпАзОНЕ Download PDFInfo
- Publication number
- SU822179A1 SU822179A1 SU792794004A SU2794004A SU822179A1 SU 822179 A1 SU822179 A1 SU 822179A1 SU 792794004 A SU792794004 A SU 792794004A SU 2794004 A SU2794004 A SU 2794004A SU 822179 A1 SU822179 A1 SU 822179A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- elements
- register
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
54) УСТРОЙСТВО ДЛЯ ПОИСКА ЧИСЕЛ В ЗАДАННОМ ДИАПАЗОНЕ
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах обработки цифровой информации.
Известно устройство дл сортировки данных, содержащее ассоциативный запоминающий блок, блок управлени , буферный запоминающий блок, ключевые схемы и блок записи 1.
Недостатком этого устройства вл етс его сложность.
Наиболее близкий по техническому решению к предлагаемому вл етс устройство дл поиска чисел в заданном диапазоне, содержащее регистры чисел, выходы которых соединены с первыми входами блоков сравнени , вторые входы которых соединены с входом устройства, триггеры и регистр значений границ диапазона 2
Недостатком данного устройства вл етс низкое быстродействие. ,
Целью изобретени вл етс повышение быстродействи устройства.
Поставленна цель достигаетс тем, что в устройство дл поиска чисел в заданном диапазоне,содержащее регистры, генератор тактовых сигналов, формирователи тактовых сигналов г элементы И, ИЛИ, НЕ, триггеры и дешифратор, введены сумматор и сдвигающий регистр, причем входна информационна шина и шина задани центра диапазона соединены с информационными входами первого и второго регистров соответственно , выход первого регистра через первый элемент НЕ подключен к первому входу сумматора, второй вход ко0 торого соединен с выходом второго регистра, первый выход сумматора соединен с первым входом первого элемента И и через второй элемент НЕ - с первым входом второго эле5 мента- И,, выходы первого и второго элементов И подключены ко входам установки в единичное состо ние первого и второго триггеров соответственно ., шина начального пуска
0 . устройства соединена со входами установки в нулевое состо ние триггеров и со входом управлени генератора тактовых сигналов, выход которого подключен ко входам управ5 лени первого и второго регистров, ко входам формирователей тактовых сигналов и ко входу управлени сдвигающего регистра, выход первого формировател тактовых сигналов
0 соединен со вторыми входами первого
и второго элементов И, выход переносов сумматора подключен к информа ционному входу сдвигающего регистра выход которого подключен ко входу переносов сумматора, а выходы старших разр дов первого и второго .регистров соединены с информационны1ми входами дешифратора, выход переносов сумматора соединен с первым входом третьего элемента И, второй вход которого подключен к выходу второго формировател тактовых сигналов , выход третьего элемента И соединен со входом установки в единичное состо ние третьего триггера, выход которого подключен ко входу управлени дешифратора, первый и второй выходы которого соединены с первыми входами четвертого и п того элементов И, вторые входы которых подключены к выходам первого и вторго триггеров соответственно, третьи входы четвертого и п того элементов И соединены с выходом третьего формировател тактовых сигналов, выход четвертого и п того элементов И подключены ко входам элемента ИЛИ, выход которого подключен к выходу устройства.
На чертеже представлена блок схема устройства.
Устройство содержит регистры 1 и 2, элемент ИЛИ 3, генератор 4 тактовых сигналов, формирователи 5, и 7 тактовых сигналов, элемент НЕ 8 сумматор 9, сдвигающий регистр 10, элемент НЕ 11, элементы И 12, 13 и 14, триггеры 15, 16 и 17, элементы И 18 и 19, дешифратор 20, выходную шину 2.1 устройства, входную информационную шину 22, шины задани диапазона 23 и начального пуска 24 устройства .
Устройство работает следующим образом.
В регистр 1 вводитс число, характеризующее центр диапазона, в котором необходимо произвести поиск и найти число, принадлежащее указанному диапазону.
В регистр 2 ввод тс поочередно числа, подлежащие анализу. В регистру 1 и 2 ввод тс также знаки чисел. При этом, если в разр де знака записана единица (1), тоэто значит, что число принадлежит положительной полуоси. В этом случае код числа пр мой. Если, в разр де знака .записан ноль (О) , то это значит, что число принадлежит отрицательной полуоси,и код числа обратный.
По окончании ввода в регистр 2 каждого очередного .числа на вход Пуск устройства подаетс пусковой импульс. Этот импульс устанавливает в исходное положение триггеры 15,16 и 17 и запускает генератор 4 тактовых-сигналов, формирующий серию тактовых импульсов. Число тактовых импульсов в серии на единицу превышает количество разр дов двоичных чисел. При по влении тактовых импульсов с регистров 1 а 2 на одноразр дный сумматор 9 начинает поступать информаци - последовательные двоичные коды чисел, начина с младших разр дов. С кажды очередным тактом суммируетс очередной разр д числа. Дл обеспечени процесса суммировани выход переноса одноразр дного сумматора 9 подключен ко входу этого сумматора через одноразр дный сдвигающий регистр 10, осуществл ющий задержку импульсов переноса на один такт на один разр д. На вход тактов сдвгающего регистра 10 поступают тактовые импульсы с выхода генератора 4 тактовых сигналов. Последовательный код с выхода суммы сумматора 9 представл ет собой число, которое с точностью до единицы равно разности чисел. Это число может быть представлено либо в пр мом,ли в обратном коде. Кроме того, оно может быть на единицу меньше разности или равно разности. Судить об этом можно лишь по окончании процесса суммировани всех разр дов , -когда станет известно, существует ли в самом старшем разр де единица переноса при суммировании. Значени чисел, снимаемых с выхода суммы сумматора 9, зависит от знаков суммируемых чисел и наличи или отсутстви единицы переноса в старшем разр де. Дл получени разности чисел достаточно проанализировать знаки кодов и наличие единицы переноса в старшем р зраде и использовать либо пр мой,, либо инверсный код с выхода суммы сумматора 9.. Этот анализ производитс с помощью дешифратора 20.
Claims (2)
- Знаки чисел снимаютс с регистр 1 и 2 в виде потенциалов с соответствующих разр дов регистров. Дл запоминани единицы переноса в старшем разр де используетс триггер 17, на вход которого в моменты такта старшего разр да через элемент И 14 подаетс сигнал с выхода переноса сумматора 9. С триггера 17 сигнал наличи единицыпереноса в старшем разр де снимаетс на сооветствующий вход дешифратора 20. Нисло считаетс принадлежащим к диапазону, центр которого задан соответствующей координатой маркера , если в старших разр дах кода . разности нет ни одной единицы. Измен количество анализируемых старших разр дов, можно ступеньчато измен ть величину исследуемого диапазона. Например, уменьшение количества анализируемых старших разр дов на 1 вызовет увеличение исследуемого диапазона в два раза. Большей точности дл решени поставленной задачи и не требуетс . Наличие единиц в старших разр дах кода разности провер етс на элементах И 12 и 13, один из входов каждого из которых подключен к вы-ходу формировател 5 тактовых сигналов . Поскольку до конца суммирова ни неизвестно в каком коде (пр мом или обратном) будет разность, анализируютс оба варианта - пр мой и обратный. На элемент И 12 с выхода суммы сумматора подаетс пр мой код а на элемент и 13, через элемент НЕ 11 - обратный код. При наличии в старших разр дах разности хот бы одной единицы сработает триггер 15, либо триггер 16. По окончании суммировани дешифратор 20 знака выдает на элементы И 18 и 19 команду, определ ющую с какого триггера должен сниматьс результат анализа. По такту считывани , которые следует сразу же за тактом старшего разр да , с выхода одного из элементов И 18 или 19 результат анализа через элемент ИЛИ 23 поступает на вых 21 устройства. Технико-экономические преимущест ва предлагаемого устройства по срав нению с известным про вл ютс в повышении быстродействи устройства. Формула изобретени Устройство дл поиска чисел в заданном диапазоне, содержащее регистры , генератор тактовых сигналов формирователи тактовых сигналов,эле менты И, ИЛИ, НЕ, триггеры и дешифратор , отличающеес тем что, с целью повышени быстродейств в него введены сумматор и сдвигающи регистр, причем входна информацион на шина и шина задани центра диапазона соединены с информационными входами первого и второго регистров соответственно, выход первого регис ра через первый элемент НЕ подключе к первому входу сумматора, второй вход которого соединен с выходом второго регистра, первый выход сумма тора соединен с первым входом первого элемента И и через второй элемент НЕ - с первым входом второго элемента И, выходы первого и второго элементов И подключены ко входам установки в единичное состо ние первого и второго триггеров соответственно , шина начального пуска устройства соединена со входами установки в нулевое состо ние триггеров и со входом управлени генератора тактовых сигналов, выход которого подключен ко входам управлени первого и второго регистров, ко входам формирователей тактовых сигналов и ко входу управлени сдвигающего регистра, выход первого формировател тактовых сигналов соединен со вторыми входами первого и второго элементов И, выход переносов сумматора подключен к информационному входу сдвигающего регистра, выход которого подключен ко входу Переносов сумматора , а выходы старших разр дов первого и второго регистров соединены с информационными входами дешифратора , выход переносов сумматора соединен с первым входом третьего элемента И, второй вход которого подключен к выходу второго формировател тактовых сигналов, выход третьего элемента И соединен сЬ входом установки в единичное состо ние третьего триггера, выход которого подключен ко входу управлени дешифратора, первый и второй выходы которого соединены с первыми входами четвертого и п того элементов И, вторые входы которых подключены к выходам первого и второго триггеров соответственно, третьи входы четвертого и п того элементов И соединены с выходом третьего формировател тактовых сигналов, выходы четвертого и п того элементов И подключены ко входам элемента ИЛИ, выход которого подключен к выходу устройства. Источники информации, рин тые во энимание при экспертизе 1.Авторское свидетельство СССР486316 , кл. G 06 F 7/06, 1973.
- 2.Авторское свидетельство СССР 486317, кл. G 06 F 7/06, 1973 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792794004A SU822179A1 (ru) | 1979-07-09 | 1979-07-09 | Устройство дл поиска чисел в заданномдиАпАзОНЕ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792794004A SU822179A1 (ru) | 1979-07-09 | 1979-07-09 | Устройство дл поиска чисел в заданномдиАпАзОНЕ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU822179A1 true SU822179A1 (ru) | 1981-04-15 |
Family
ID=20839676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792794004A SU822179A1 (ru) | 1979-07-09 | 1979-07-09 | Устройство дл поиска чисел в заданномдиАпАзОНЕ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU822179A1 (ru) |
-
1979
- 1979-07-09 SU SU792794004A patent/SU822179A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU822179A1 (ru) | Устройство дл поиска чисел в заданномдиАпАзОНЕ | |
SU830377A1 (ru) | Устройство дл определени кодаМАКСиМАльНОгО чиСлА | |
SU997033A1 (ru) | Вычислительное устройство | |
SU930689A1 (ru) | Функциональный счетчик | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU1226485A1 (ru) | Устройство дл реализации дискретного преобразовани Фурье в радиотехнических системах | |
SU1401448A1 (ru) | Устройство дл реализации булевых симметричных функций | |
SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
SU1517021A1 (ru) | Вычислительное устройство | |
SU970358A1 (ru) | Устройство дл возведени в квадрат | |
SU896616A1 (ru) | Устройство дл взаимной нормализации двоичных чисел | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU824193A1 (ru) | Устройство дл определени экст-РЕМАльНыХ чиСЕл | |
SU1368978A2 (ru) | Пороговый элемент | |
SU1290295A1 (ru) | Устройство дл вычислени пор дковых статистик последовательности двоичных чисел | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU943707A1 (ru) | Устройство дл сортировки чисел | |
SU491946A1 (ru) | Устройство дл извлечени корн -ой степени | |
SU940165A1 (ru) | Устройство дл функционального преобразовани упор доченного массива чисел | |
SU911510A1 (ru) | Устройство дл определени максимального числа | |
SU760088A1 (ru) | Устройство для сравнения чисел с двумя порогами1 | |
SU907542A2 (ru) | Устройство дл сравнени двоичных чисел | |
SU924703A1 (ru) | Устройство дл вычислени квадратного корн | |
SU556433A1 (ru) | Множительное устройство | |
SU741321A1 (ru) | Посто нное запоминающее устройство |