SU868749A1 - Устройство дл сортировки чисел - Google Patents

Устройство дл сортировки чисел Download PDF

Info

Publication number
SU868749A1
SU868749A1 SU792845859A SU2845859A SU868749A1 SU 868749 A1 SU868749 A1 SU 868749A1 SU 792845859 A SU792845859 A SU 792845859A SU 2845859 A SU2845859 A SU 2845859A SU 868749 A1 SU868749 A1 SU 868749A1
Authority
SU
USSR - Soviet Union
Prior art keywords
control unit
inputs
outputs
output
input
Prior art date
Application number
SU792845859A
Other languages
English (en)
Inventor
Анатолий Леонидович Рейхенберг
Раиса Яковлевна Шевченко
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU792845859A priority Critical patent/SU868749A1/ru
Application granted granted Critical
Publication of SU868749A1 publication Critical patent/SU868749A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относитс  к автоматике и вычислительной технике и може ;6ыть использовано дл  поиска, орга;низации и упор дочени  чисел. известно устройство дл  сортировки двоичных чисел, содержащее матрицу из  чеек (включакадих элементы И, запрета и ИЛИ), элементы НЕ, элементы И и ИЛИ, тригг1еры и элементы заде жки 1. Недостатком этого .устройства  вл етс  его сложность. Наиболее близким к предлагаемому  вл етс  устройство дл  определени  положени  числа на числовой оси, содержащее регистры, схемы сравнени , счетчики, генератор, блок синхронизации и элемент ИЛИ. первого регистра соединен со входом первой схемы сравнени , на второй вход которого подсоединен выход счетчика, на вход которого подсоединен выход генератора, выход блока синхронизации соединен со входом управлени  второго счетчика 2. Цель изобретени  - расширение фун кциональных возможностей за счет фор мировани  последовательности упор доченных данных. Поставленна  цель достигаетс  тем, что в устройстве,содержащем регистры, счетчик,схему сравнени ,элементы И, группы элементов И,блок управлени , причем входна  шина устройства соединена с первыми входами первого и второго элементов И, выходы которых подключены к информационным входам первого и второго регистров соответственно , выход1 первого регистра соединены со входс1ми первой группы схемы сравнени , выходы второго регистра подключены ко входам второй группы схемы сравнени , первый и второй выходы которой соединены с первым и вторым входами блока управлени  соответственно , выходы первого и второго регистров соединены с инфО 1ационными входами элементов И первой и второй групп соответственно, первый выход блока управлени  подключен к управл ющим входам элементов И первой группы, выходы которых соединены со входами первой группы третьего регистра , второй выход блока управлени  подключен к управл ющим входам элементов И второй группы, выходы которых соединены со входгили первого регистра и со входами второй группы третьего регистра, третий.четвертый .
и п тый выходы блока управлени  подключены ко входам управлени  первого , второго и третьего регистров с6ответственно , шестой и седьмой выходы блока управлени  соединены со вторыми входами первого и второго элементов И соответственно, восьмой выход блока управлени  подключен ко Jвxoдy сброса счетчика, информационщ|1 вход которого соединен с дев тым выходом блока управлени , вход запуска устройства подключен к третьему вход блока управлени .
Кроме того, блок управлени  содержит элементы И, ИЛИ, триггеры, счетчик , дешифратор, генератор тактовых сигналов, выход которого соединен с первыми входами первого и второго элементов И блока управлени , первый и второй входы блока управлени  соединены со входами установки в единичное состо ние первого и второго триггеров, пр мые выходы которых подключены к первому и второму управл ющим входам дешифратора, первый выход которого подключен ко входам установки в нулевое состо ние первого и второго триггеров, выходы которых соединены с первым и вторым выходами блока управлени , выход первого элемента И блока управлени  подключен к первому входу элемента ИЛИ и к информационному входу счетчика блока управлени , выходы которого соединены с информационными входами дешифратора, второй выход которого подключен ко второму входу второго элемента И блока управлени , выход которого соединен со вторьил входом эл мента ИЛИ, выход которого подключен к первым входам третьего, четвертого , п того, шестого и седьмого элементов И блока управлени , третий выход дешифратора соединен со входами установки в нулевое состо ние третьего триггера, вход установки в единичное состо ние которого подключен к третьему входу блока управлени , а пр мой выход - ко второму входу первого элемента И блока управлени , четвертый и п тый выходы дешифратора соединены со входом установки в единичное состо ние четвертого и п того триггеров шестой выход дешифратора подключен ко входам установки в ну тевое состо ние четвертого и п того триггеров, седьмой, восьмой . дев тый, дес тый и одиннадцатый выходы дешифратора соединены со вторыми .входами третьего, четвертого, п того , шестого и седьмого элементов И блока управлени  соответственно, выходы третьего, четвертого и п того элементов И блока управлени , пр мые выходы четвертого и п того триггеров , выходы седьмого и шестого элементов И блока управлени  подключены к третьему, четвертому, п тому, шестому, седьмому, восьмому и дев тому выходам блока управлени  соот .ветственно.
На фиг.1 приведена блок-схема .ч предлагаемого устройства/ на фиг.2 функциональна  схема блока управле- ни .
Устройство содержит регистры 1, 2 и 3, элементы И 4 и 5, группы элементов И б и 7, счетчик 8, схему 9 сравнени ,- блок 10 управлени , вход- ную шину 11, вход 12 запуска, выходные шины 13 и 14. ,
Блок управлени  (фиг.2) содержит генератор 15 тактовых импульсов, счетчик 16, дешифратор 17, триггеры 18-22, элементы И 23-29, элемент ИЛИ 30, входы 31,32 и 33 и выходы 34-43. Устройство работает следунмцим образом .
Первоначально все регистры устанавливаютс  в нулевое состо ние. На
0 выходах блока 10 управлени  отсутствуют сигналы разрешени  дл  элементов И 4 и 5 и группы элементов И б и 7. При подаче сигнала на вход 12 запуска открываетс  элемент И 4, с
5 входной шины 11 от внешнего источника ( например из блока пам ти) поступает первое число из заданного массива чисел на регистр 1. После записи первого числа в регистр 1 (содерQ жание регистра равно А) элемент И 4 закрываетс  (при помощи передачи эапрещакицего сигнала по первому выходу блока 10 управлени ), а второй элемент И 5 открываетс , с входной шины
11 через открытый элемент И 5 на ре гистр 2 подаетс  другое число из сравниваемого массива чисел. После записи числа в регистр 2 (содержание регистра 2 равно Ag) элемент И 5 закрываетс .
0 Предположим, что число А. 10001 (записанное в регистр 1) больше числа АЗ. 00111 (записанного в регистр 2). Эти числа сравниваютс  между собой по величине на схеме 9 сравнени . На первом выходе схемы 9 сравнени  в этом случае по вл етс  сигнал (А,А2), который передаетс  на первый вход блока 10 управлени . Этот сигнал разрешает подачу с треQ тьего выхода блока 10 управлени  на управл нэдий вход первой группы элементов И 6 разрешающего сигнала. Содержание регистра 1 (А) при помс ци сигнала с п того выхода блока ГОУправлени  через открытый блок элементов И б перезаписываетс  в регистр 3 (причем -содержание А остаетс  в регистре 1), а содержание регистра 2 (число А)стираетс  сигналом с шестого выхода блока 10 управлени . Затем блок элементов И б закрываетс . В этой операции в регистрах 1 и 3 записано наибольшее из двух сравниваемых чисел.
Во второй операции элемент И 5
5 снова открываетс  на врем  записи с входной шины 11 на регистр 2 следующего сравниваемого числа. В случае, если это число меньше значени , наход щегос  в регистрах 1 и 3, то указанный процесс повтор етс  и число остаетс  записанным в регистра 1 и 3, а число А2 стираетс  из регистра 2. В случае, если это число (А 10011) больше числа А 10001, то при их сравнении на схеме 9 срав-Нени  на его втором выходе по вл ет-/с  сигнал () который поступает на второй вход блока 10 управлени  и разрешает подачу сигнала разрешени  с четвертого выхода блока 10 управлени  дл  отпирани  второй груп пы элементов И 7 (при этом группа элементов И б остаетс  закрытой),сиг нал списывани  информации с регистЕзОв 1, 2 и 3 (по п тому, шестому и седьмому выходам блока 10 управлени  При этом содержание Ку регистра 2 через открытую группу элементов И 7 перезаписываетс  в освобождающиес  разр ды регистров 1 и 3. Затем блок элементов И 7 закрываетс , в этом случае последнее сравниваемое число большее по величине, записано в регистрах 1 и 3. В случае, если А 2 со схемы 9 сравнени  выд-аетс  сигнал с первого выхода и первое число А, остаетс  записаннЕлм в регистрах 1 и 3, а второе число участвует в следующей операции сравнени . В следующей операции элемент И 5 открываетс  на врем  передачи с вход ной шины 41 на регистр 2 другого сравниваемого числа и т.д. После сравнени  всех N чисел из требуемого массива данных в регистре 3 остаетс  записанное самое большое по своей величине число из всего массива чисел. Во врем  выполнени  последней N операции сравнени  с восьмого выхо да блока 10 управлени  на вход счет чика 8 поступает тактовый импульс. Содержание счетчика 8 (в пр мом и об ратном коде)  вл етс  в данном .случ первым адресом отобранного наибольш го числа в первом цикле. Затем содержание регистра 3 (наи большее из сравниваемых чисел) и со держание счетчика 8 (первый адрес) переда1отс  во внешнее устройство (например пам ть или специализирова ное вычислительное устройство). При чем содержание регистра 3 передаетс  также на внешний источник (блок пам ти), в котором это значение (чи сло) стираетс , чтобы не участвоват в поиске на следующих циклах. После этого регистры 1 и 3 списываютс  (очищаютс ), регистр 2 списываетс  в предьщущей операции сравнени , а, в счетчике 8 остаетс  предыдущее содержание. Начинаетс  второй цикл - поиск наибольшего числа из N-1 оставшихс  чисел. Открываетс  элемент И 4 на врем  записи первого из сравниваемых чисел в регистр 1 и процесс повтор етс  аналогично указанному выше . После второго цикла на счетчик 8 выдаетс  тактовый импульс и содержание счетчика равно второму адресу. Затем начинаетс  третий цикл - поиск наибольшего числа из N-2 оставшихс  чисел и т.д. В первом цикле выполн етс  N-1 операций сравнени , а во втором N-2 операций сравнени . В i-ом цикле выполн етс  N-i операций сравйени . В двух последних циклах (N-1)-OM и N-OM) выполн етс  только по одной операции сравнени  (сС авнение N-1 н N чисел и соответственно одного из этих чисел с нулем).. В операцию сравнений вход т собственно операци  сравнени  двух чисел в схеме 9 сравнени , запись чмсел в регистры 1 и 2 и перезапись чисел из регистров 1 или 2 в регистр 3. Общее количество операций сравнени  в М циклах поиска . равно N(N-1) К 1 + S N-i 1 + Например, при N 100 необходимо выполнить К 4951 операций правнени . Счита , что все пересылки чисел в предлагаемом устройстве выполн ютс  параллельно и принима  длительность такта в 1 мкс, получают врем  поиска 2 5 мс. Работа блока 10 управлени  осуществл етс  следующим образом. Первоначально при запуске генератора 15 тактовых импульсов и при нулевом содержании счетчика 8 элемент И 24 открываетс  и через элемент ИЛИ 30 на выходах 38-40 и 42 по вл етс  тактовый импульс дл  установки в нулевое состо ние регистров 1,2 и 3 и счетчика 8. После подачи стартового сигнала по входу 33 элемент И 24 закрываетс . При поступлении по шине 11 (вход 33) стартового импульса триггер 18 открывает элемент И 23 и тактовые импульсы из генератора 15 тактовых импульсов поступают в счетчик 16. С триггеров 19 и 20 выдаютс  сигналы, разрешающие запись в регистры 1 и 2 сравниваемых чисел. Затем по результатам сравнени  чисел (по сигналам с входов 31 или 32) выдаютс  сигналы по выходс1М 36 или 37, разрешающие перезапись чисел через блоки элементов И 6 или 7. При этом в случае сигнала на входе 32 с шестого выхода блока 10 (выход 39) выдаетс  сигнгш установки нулевого состо ни  регистра 2. После выполнени  всех действий операции сравнени  вьщаетс  сигнал с .выхода 41 в счетчик 8, а сигнал с выхода 43 дешифратора 37 перебрасывает триггер 18 (при этом элемент И 23 закрываетс  и тактовые импульсы перестают поступать в счетчик 16) и сбрасывает родержание счетчика 16. При этом элемент И 24 открываетс  и на выходах32-40 по вл етс  тактовый импульс, который устанавливает нулевые сгосто ни  в регистрах 1, 2 и 3. Затем процесс,работы повтор етс .
Данна  структурна  схема блока 1 управлени  составлена, дл  варианта, когда кажда  операци  сравнени  определ етс  стартовым импульсом, подаваемым извне. Это целесообразно, когда количество сравниваемых чисел неизвестно. В противном случае така структурна  схема должна быть дополнена еще одним распределителем, состо щим из триггера, элементов И, счетчика и дешифратора, один из выходов которого подсоедин етс  ко входу 33 (установочный вход триггер 18). Установочный вход триггера соедин етс  с третьим входом блока 10 управлени  (входна  йина 11).
Аппаратна  реализаци  алгоритма поиска и упор дочени  позвол ет повысить быстродействие как за счет исключени  р да служебных операций (выборки команд, формировани  проме жуточных адресов, проверки условий выхода из цикла и др.), так и за сче совмещени  во времени большого числ разных элементарных операций.
Формула изобретени 
1. Устройство дл  сортировки чисел , содержащее регистры, счетчик, схему сравнени , элементы И, группы элементов И, блок управлени , причем входна  шина устройства соединена с первыми входами первого и второго элементой И, выходы которых подключены к информационным входам первого и второго регистров соответственно , выходы первого регистра соединены со входами первой группы схемы сравнени , выходы второго регистра подключены ко входам второй труппы схемы сравнени , первый и второй выходы которой соединены с первым и вторым входами блока управлени  соответственно , отличающеес   тем, что, с целью расширени  функциональных возможностей з.а счет формировани  последовательности упор доченньь данн, в нем выходы первого и второго регистров соединены с информационными входами элементов И первой и второй групп соответственно , первый выход блока управлени  подключен к управл к цим входам элементов И первой группы, выходы которых соединены со входами первой группы третьего регистра, второй выход блока управлени  подключен к управл ющим входам элементов И второй группы, выходы KOtopbix соединечы со входами первого регистра и со входами второй группы третьего регистра,
третий, четвертый и п тый выходы блока управлени  подключены ко входам уп)авлени  первого, второго и третьего регистров соответственно, шестой и седьмой выходы блока управлени 
соединены со вторыми входами первого и второго элементов И соответственно , восьмой выход блока управ- лени  подключен ко входу сброса счётчика , инфбрмационный вход которого соединен с дев тым выходом блока управлени , вход запуска устройства подключен к третьему входу блока управлени .
2. Устройство по П.1, о тл и чающеес  тем, что блок управлени  содержит элементы И, ИЛИ, триггеры , счетчик, дешифратор, генератор тактовых-сигналов, выход которого соединен с первыми входами первого и второго элементов И блока управлени , первый и второй входы блока управлени  соединены со входами установки в единичное состо ние первого и второго триггеров, пр мые выходы которых подключены к первому и второму управл ющим входам дешифратора, первый выход которого, подключен ко входам установки в нулевое состо йие первого и второго триггеров, выходы которых соединены с первьаи и вторым выходами блока управлени , выход первого элемента И блока управлени  подключен к первому входу элемента ИЛИ и к информационному входу счетчика блока управлени , выходы которого соединены с информационными входами дешифратора , второй ваход которого подключен ко второму входу второго элемента И блока управлени  выход которого соединен со вторьм входом элемента ИЛИ, выход которого подключен к первым входам третьего, четвертого, п того , шестого и седьмого элементов И блока управлени , третий выход дешифратора соединен со входами установки в нулевое состо ние третьего триггера, вход установки в единичное состо ние которого подключен к третьему входу блока управлени , а пр мой выход - ко второму входу первого элементаИ блока упргшлени , четвертый и п тьй выходы дешифратора соединены со входом установки в единичное состо ние четвертого и п того триггеров, шестой выход дешифратора подключен ко входам установки в нулевое состо ние четвертого и п того триггеров, седьмой, восьмой, дев тый, дес тый и одиннадцатый выходы дешифратора соединены со вторыми входами третьего, четвертого, п того , шестого и седьмого элементов И блока управлени  соответственно, выходы третьего, четвертого и п того элементов. И блока управлени , пр мые выходы четвертого и п того триггеров выходы седьмого и шестого элементов И блока управлени  подключены к треТьему , четвертому, п тому, шестому, седьмому, восьмому и дев тому выходгм блока управлени  соответственно.
Источники информации, прин тые во внимание при экспертизе
13
1.Авторское свидетельство СССР № 526888, кл.С Об F 7/00, 1974.
2.Авторское свидетельство СССР 561960, кл.а 06 F 7/06, 1975 (прототип).
11.
fZ

Claims (2)

  1. Формула изобретения
    1. Устройство для сортировки чисел, содержащее регистры, счетчик, схему сравнения, элементы И, группы элементов И, блок управления, причем входная шина устройства соединена с первыми входами первого и второго элементов И, выходы которых подключены к информационным входам первого и второго регистров соответственно, выходы первого регистра соединены со входами первой группы схемы сравнения, выходы второго регистра подключены ко входам второй труппы схемы сравнения, первый и второй выходы которой соединены с первым и вторым входами блока управления соответственно, отличающеес я тем, что, с целью расширения функциональных возможностей з.а счет ’формирования последовательности упорядоченны.. данною!, в нем выходы первого и второго регистров соединены с информационными входами элементов И первой и второй групп соответственно, первый выход блока управления подключен к управляющим входам элементов И первой группы, выходы которых соединены со входами первой группы третьего регистра, второй выход блока управления подключен к управляющим входам элементов И второй группы, выходы которых соединены со входами первого регистра и со входами второй группы третьего регистра, третий, четвертый и пятый выходы блока управления подключены ко входам управления первого, второго и третьего регистров соответственно, шестой и седьмой выходы блока управления соединены со вторыми входами первого и второго элементов И соответственно, восьмой выход блока управ-_ ления подключен ко входу сброса счёт-, чика, инфбрмационный вход^которого соединен с девятым выходом блока управления, вход запуска устройства подключен к третьему входу блока управления.
  2. 2. Устройство по п.1, о т л и чающееся тем, что блок управления содержит элементы И, ИЛИ, триггеры, счетчик, дешифратор, генератор тактовых-сигналов, выход которого соединен с первыми входами первого и второго элементов И блока управления, первый и второй входы блока управления соединены со входами установки в единичное состояние первого и второго Триггеров, прямые выходы которых подключены к первому и второму управляющим входам дешифратора, первый выход которого подключен ко входам установки в нулевое состояние первого и второго триггеров, выходы которых соединены с первым и вторым выходами блока управления, выход первого элемента И блока управления подключен к первому входу элемента ИЛИ и к информационному входу счетчика блока управления, выходы которого соединены с информационными входами дешифратора, второй выход которого подключен ко второму входу второго элемента И блока управления» выход которого соединен со вторьм входом элемента ИЛИ, выход которого подключен к первым входам третьего, четвертого, пятого, шестого и седьмого элементов И блока управления, третий выход дешифратора соединен со входами установки в нулевое состояние третьего триггера, вход установки в единичное состояние которого подключен к третьему входу блока управления, а прямой выход - ко второму входу первого элемента·И блока управления, четвертый и пятый выходы дешифратора соединены со входом установки в единичное состояние четвертого и пятого триггеров, шестой выход дешифратора подключен ко входам установки в нулевое состояние четвертого и пятого триггеров, седьмой, восьмой, девятый, десятый и одиннадцатый выходы дешифратора соединены со вторыми входами третьего, четвертого, пятого, шестого и седьмого элементов И блока управления соответственно, выходы третьего, четвертого и пятого элементов. И блока управления, прямые выходы четвертого и пятого триггеров, выходы седьмого и шестого элементов И блока управления подключены к тре868749 тьему, четвертому, пятому, шестому, седьмому, восьмому и девятому выходам блока управления соответственно
SU792845859A 1979-10-19 1979-10-19 Устройство дл сортировки чисел SU868749A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792845859A SU868749A1 (ru) 1979-10-19 1979-10-19 Устройство дл сортировки чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792845859A SU868749A1 (ru) 1979-10-19 1979-10-19 Устройство дл сортировки чисел

Publications (1)

Publication Number Publication Date
SU868749A1 true SU868749A1 (ru) 1981-09-30

Family

ID=20861921

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792845859A SU868749A1 (ru) 1979-10-19 1979-10-19 Устройство дл сортировки чисел

Country Status (1)

Country Link
SU (1) SU868749A1 (ru)

Similar Documents

Publication Publication Date Title
SU1561834A3 (ru) Устройство адресации к пам ти
US4553090A (en) Method and apparatus for testing a logic circuit using parallel to serial and serial to parallel conversion
US4873671A (en) Sequential read access of serial memories with a user defined starting address
US4095283A (en) First in-first out memory array containing special bits for replacement addressing
SU868749A1 (ru) Устройство дл сортировки чисел
SU1034188A1 (ru) Пороговый элемент (его варианты)
SU943731A1 (ru) Устройство дл анализа последовательных кодов
SU932487A1 (ru) Устройство дл упор дочивани чисел
SU924754A1 (ru) Ассоциативна запоминающа матрица
SU840887A1 (ru) Устройство дл определени экстремальныхчиСЕл
SU826340A1 (ru) УСТРОЙСТВО ДЛЯ СОРТИРОВКИ МК-РАЗРЯДЙоПшс!
SU1430952A2 (ru) Генератор случайного марковского процесса
RU1795471C (ru) Процессор быстрого преобразовани уолша-адамара
RU1803909C (ru) Устройство дл упор дочени массива чисел
SU798810A1 (ru) Устройство дл сравнени весов кодов
SU1365083A2 (ru) Устройство дл загрузки данных
SU830377A1 (ru) Устройство дл определени кодаМАКСиМАльНОгО чиСлА
SU1201855A1 (ru) Устройство дл сравнени двоичных чисел
SU926619A1 (ru) Устройство дл программного управлени технологическим оборудованием
SU822288A1 (ru) Буферное запоминающее устройство
SU663113A1 (ru) Двоичный счетчик
SU1211723A1 (ru) Устройство дл управлени системой обегающего контрол
SU928342A1 (ru) Устройство дл сортировки чисел
RU1817106C (ru) Устройство дл определени разности множеств
SU1564630A1 (ru) Устройство дл отладки многомодульной ЦВМ