RU1817106C - Устройство дл определени разности множеств - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах управлени  банками данных. Целью изобретени   вл етс  расширение области применени  устройства за счет обработки множеств с произвольным расположением элементов/Устройство содержит два блока пам ти, два счетчика, схему сравнени , три группы элементов И, триггер, элемент И, элемент задержки и блок синхронизации . 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в системах управлени  банками данных.

Цель изобретени  - расширение области применени  за обработки множеств с произвольным расположением элементов.

На фиг. 1 приведена структурна  схема устройства дл  определени  разности множеств; на фиг. 2 - структурна  схема блока синхронизации.

Устройство дл  определени  разности множеств (фиг. 1) содержит блоки 1 и 2 пам ти , первый и второй счетчики 3, 4, группы 5-7 элементов И с первой по третью соответственно , блок 8 синхронизации,схему 9 сравнени , триггер 10, элемент 11 И, элемент 12 задержки, первую группу 13 адресных входов, вторую 14 группу адресных входов, вход 15 пуска, группу 16 информационных выходов, управл ющий выход17, п тый выход 18 блока синхронизации, выходы 19-22 блока синхронизации с первого по четвертый соответственно, второй и третий входы 23 и 24 блока синхронизации.

Блок синхронизации (фиг. 2) содержит элемент 25 ИЛИ, первый и второй элементы 26 и 27 И, распределитель 28, триггер 29 и генератор 30 тактовых импульсов.

Пусть существует универсальное множество Р; остальные множества, элементы которых  вл ютс  элементами множества Р, называютс  подмножествами множеств Р. Все используемые подмножества в виде совокупностей своих элементов записаны в блоках пам ти 1 и 2, содержимое которых идентично. Элементы некоторого множества записаны в смежных  чейках каждого блока пам ти. Пользователю известны начальные адреса каждого множества (среди них может находитьс  и универсальное). Тогда разностью подмножеств А и В  вл етс  множество С. в которое вход т элементы множества А, не вход щие в множество В. В частности, если множеством А  вл етс  множество Р, то разность (А - В)  вл етс  дополнением множества В. (Следует заметить , что операци  вычитани  множеств некоммутативна ). Последний элемент каждого

00 4

множества в устройстве помечаетс  единицей в старшем разр де пам ти (на фиг. 1 помечен пунктиром); остальные элементы в данном разр де содержат нули. Элементы множеств закодированы числами (в двоичной форме) от 1 до К, где К - мощность множества Р.

Устройство работает следующим образом .

При включении питани  распределитель 28 блока 8 устанавливаетс  в исходное состо ние: на всех его выходах - нули. Генератор 30 закрыт; счетчики 3 и 4 обнулены (соответствующие цепи не показаны на фиг. 1,2).

Подготовка устройства к работе осуществл етс  подачей на входы 13 начального адреса уменьшаемого множества А, а на входы 14 - начального адреса вычитаемого множества В, После этого устройство готово к работе.

Запуск работы устройства осуществл етс  подачей импульса на вход 15 пуска устройства, который устанавливает в еди- ничное состо ние триггер 29 и запускает генератор 30. Распределитель 28 начинает циклически формировать импульсы на своих выходах (последовательно, с первого по четвертый 19-22). Устанавлива сь в единичное состо ние, триггер 29 открывает через элемент ИЛИ 25 элементы И 26 и 27, а также переписывает с входов 13 код в счетчик 4. По сигналу с выхода первого распределител  28 формируетс  сигнал на выходе элемента И 26, который инкрементирует содержимое счетчика 4 (таким образом, дл  более корректной работы устройства и обслуживани  им полного уменьшаемого множества следует на входах 13 устанавливать код адреса на единицу меньше начального ). Сигналом с второго выхода распределител  28 формируетс  сигнал на выходе элемента И 27, устанавливающий в единичное состо ние триггер 10 и записывающий в счетчик 3 код с входов 14; триггер 29 возвращаетс  в исходное состо ние; открываютс  элементы группы И 7 и начальный адрес уменьшаемого множества (А) поступает на адресные входы блока пам ти 2. Сигналом с выхода 21 блока 8 открываетс  группа 5 элементов И и выдает на адресные входы блока пам ти 1 начальный адрес вычитаемого множества (В). Первые элементы множеств А и В поступают на входы схемы сравнени  9. При их совпадении на вход сброса триггера 10 поступает сигнал, устанавливающий его в нуль. В противном случае ничего не происходит.

Сигналом с выхода 22 блока 8 счетчик 3 инкрементируетс . Далее процесс продолжаетс  аналогично, за исключением того, что элементы И 26 и 27 закрыты в следующих циклах. На схеме сравнени  9 последо- вательно сравниваютс  элементы

множества В с первым элементом множества А. При совпадени  любого элемента множества В с элементом множества А триггер 10 устанавливаетс  в нуль.

После достижени  последнего элемента

0 множества В с последнего разр да блока пам ти 1 формируетс  сигнал, подготавливающий к срабатыванию элементы И 26 и 27; формируетс  разрешающий сигнал на блок 6, который, если триггер 10 не сбро5 шен в нуль, в момент формировани  сигна: ла на выходе 22 блока 8 выдает первый элемент множества А на выход 16 устройства , что означает, что первый элемент множества А не содержитс  в множестве

0 В. В противном случае элемент на выход 16 не выдаетс .

Затем, с началом нового цикла распределител  сигналом с выхода 19 блока 8 содержимое счетчика 4 инкрементируетс , и

5 далее процесс перебора всех элементов множества В повтор етс  дл  следующего элемента множества А.

Когда перебор элементов множества А достигает его последнего элемента, в по0 следнем разр де блока 2 формируетс  сигнал , подготавливающий к срабатыванию элемент 11. После перебора дл  последнего элемента множества А всех элементов множества В сигналом с выхода последнего раз

5 р да блока 1 через элемент задержки 12 формируетс  сигнал на выходе элемента 11, который подаетс  пользователю, сигнализиру  об окончании операции определени  разности множеств; обнул ет регистры ин0 формации блоков пам ти 1 и 2; устанавливаете исходное состо ние распределитель 28 и генератор 30. Операци  закончена.

Следует отметить, что после каждого цикла работы сигналом с элемента И 26

5 триггер 10 устанавливаетс  в единичное состо ние .

Таким образом, в результате работы устройства на выходе 16 формируетс  последовательность элементов множества А, не

0 вход щих в множество В, т.е. разность А - В. При подаче на вход уменьшаемого множества начального адреса универсального множества на выходе возможно формирование дополнени  дл  некоторого выбранного

5 подмножества В. Следовательно, данное устройство реализует операцию разности множеств и, как дополнение, операцию получени  дополнени  заданного множества до универсального (последн   операци  реализуетс  прототипом).

Claims (1)

1. Формула изобретени  Устройство дл  определени  разности множеств, содержащее блок синхронизации , первый вход которого соединен с входом пуска устройства, первый счетчик, информационный вход которого соединен с входом начального адреса первого множества устройства, а выход - с первыми входами элементов И первой группы, выходы которых соединены с адресными входами первого блока пам ти, выходы разр дов которого , кроме последнего, соединены с первым входом схемы сравнени , выход которой соединен с нулевым входом триггера , выход которого соединен с первыми вхо- дами элементов И второй группы, вторые входы которых соединены с выходом последнего разр дов первого блока пам ти и с вторым входом блока синхронизации, первый , второй, третий и четвертый выходы ко- торого соединены соответственно со счетным входом второго счетчика, с входом записи первого счетчика, с вторыми входами элементов И первой группы, со счетным входом первого счетчика, выходы элемен- тов И второй группы  вл ютс  информационным выходом устройства, четвертый выход блока синхронизации соединен с

   третьими входами элементов И второй группы , вход начального адреса второго множества устройства соединен с информационным входом второго счетчика, отличающеес  тем, что, с целью расширени  области применени  путем обработки множеств с произвольным расположением элементов, в него введены элемент И, второй блок пам ти, треть  группа элементов И, элемент задержки, причем вход записи второго счетчика и его выход соеди- нены соответственно с п тым выходом блока синхронизации и с первыми входами элементов И третьей группы, выходы которых соединены с адресными входами второго блока пам ти, выходы разр дов которого, кроме последнего, соединены с четвертыми входами элементов И второй группы и с вторым входом схемы сравнени , выход последнего разр да первого блока пам ти через элемент задержки соединен с первым входом элемента И, второй вход которого соединен с выходом последнего разр да второго блока пам ти, а выход - с выходом окончани  работы устройства, с третьим входом блока синхронизации и с установочными входами первого и второго блоков пам ти ,

   8

   Y9 Л20

   w

   22

   .2

   Г

   f5

   Фиг. 2.

   g