JPS6094525A - 時分割パルスパタ−ンジエネレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は任意のパターン、任意の発生時間のパルスパタ
ーンを多数種連続して送出することのできる時分割パル
スパターンジェネレータに関する。

ある回路を試験する場合、多数の機能をできるだけ効率
的かつ短時間に実施するため種々の時間に設定された檻
々のパルスパターンを連続して入力することが必要とな
る。

従来のパルスパターン発生器は任意に設定されたパター
ンを同一周期でしか送出できないため一つのパルスパタ
ーン発生器で上述の試験を行なうのは困難であった。

本発明の目的はコンピュータシステムあるいは交換処理
等においても要請される任意のパターンを任意の時間だ
け送出でき、かつこれにより上述の欠点も解決できる時
分割パルスパターンジェネレータを提供することにある
。

前記目的を達成するために本発明による時分割パルスパ
ターンジエネレータハ任意ノハルスパターンデータおよ
びそのパルスパターン発生時間データを書込むための書
込回路と、読出す順序に前記任意のパルスパターンを記
憶する第１のメモリ回路と、前記第１のメモリに格納さ
れた任意のパルスパターンの発生時間データを記憶する
第２のメモリ回路と、時間をカウントするカウンタと、
前記第２のメモリ回路に格納されてｂるパルスパターン
の発生時間データと前記カウンタの出力の一致を検出す
る比較回路と、前記比較回路より一致出力があったとき
カウントアツプし、前記第１のメモリ回路より次の任意
のパルスパターンおよび前記第２のメモリ回路より前記
次の任意のパルスパターンの発生時間データを読み出さ
せるアドレスカウンタとを含み、１以上の任意のパルス
パターンとその発生時間データを前記第１．第２のメモ
リに設定することにより、任意のパターンで任意の長さ
のパルスパターンを送出する毎にそのパターンおよび長
さを変えて出力できるように構成しである。

上記構成によれば、前述した問題は解決でき本発明の目
的は完全に達成できる。

以下、図面を参照して本発明をさらに詳しく説明する。

第１図は本発明による時分割パルスパターンジェネレー
タの実施例を示すブロック図である。図において、１は
書込回路、２は第１のメモリ回路、３は第２のメモリ回
路、４は比較回路、５はカウンタ、６はクロック回路、
７はアドレスカウンタ回路、８はＰ−８変換回路をそれ
ぞれ示す。

第１のメモリ回路２は任意のパルスパターンを記憶する
ためのもので、複数の任意のパルスパターンを記憶する
ことができる。第２のメモリ回路３は任意のパルスパタ
ーンの発生時間データを記憶するためのもので、前記第
１のメモリ回路２に格納されるパルスパターン毎の発生
時間データを記憶することができる。

今、その発生時間がａでパルスパターンがＡ１続いてそ
の発生時間がｂで、パルスパターンがＢ１さらにその発
生時間がＣでパルスパターンがＣのパルスパターン波形
な得る場合を想定する。書込回路ＩＫよって第１のメモ
リにパター／Ａ、Ｂ、０を第２のメモリにａ＋ｂ、ｃを
記憶させる。このとき、各パターンおよび各パターンの
発生時間データの格納される領域はアドレスカウンタ回
路７がカウントアツプしてＡ。

Ｂ、Ｏ（ａ、ｂ、ｃ）の順序で読み出す領域である。

上記データ入力後、まず、第１および第２のメモリより
パルスパターン人とその発生時間ａのデータが読み出さ
れる。読み出されたパルスパターンＡはＰ−８変換回路
８でパラレルパルスパターンがシリアルに変換されて出
力される。

一方、パルスパターンの発生時間ａは比較回路４でカウ
ンタ５の出力と比較される。そして、時間ａが経過し念
とき比較回路４はアドレスカウンタ７をカウントアツプ
する。アドレスカウンタ７はカウントアツプされる前は
第１および第２のメモリのパルスパターンＡおよびその
発生時間データが格納されているアドレス値を出力して
おり、カウントアツプでアドレスが更新されると、次は
パルスパターンＢ、％−よびその発生時間すのデータが
格納されているアドレス値を出力する。これにより第１
および第２のメモリ２．３からはパルスパターンＢおよ
びその発生時間すが読み出され、Ｐ−８変換回路８の出
力９からシリアルデータのパルスパターンＢが出力され
る。同時に比較回路４では第２のメモリ３より出力され
るパルスパターンの発生時間すの比較を開始する。以下
、パルスパターンＡの場合と同様に各回路は動作し、さ
らに続いてパルスパターンＣも設定された発生時間Ｃだ
けＰ−８変換回路８より出力される。

第１および第２のメモリは発生させたいパルスパターン
を記憶できるだけの容量があれば足り、任意の時間の任
意のパルスパターンを多数発生させる場合はそれに見合
だけの容量が必要となる。

本発明は以上、詳しく説明したように複数個の任意のパ
ルスパターンおよびその発生時間を設定可能にし、各パ
ルスパターンをそのパターンに与えられた時間だけ出力
し、このような任意の時間の任意のパルスパターンを順
次出力することがｉＪ　Ｍｌであるので、多数種のパル
スパターンをそれぞれ必要な時間だけ連続して作成でき
る効果がある。

【図面の簡単な説明】

第１図は本発明による時分割パルスパターンジェネレー
タの一実施例を示すブロック図である。 １・・・書込回路　２・・・第１メモリ回路３・・・第
２メモリ回路　４・・・比較回路５・・・カウンタ　６
・・・クロック回路７・・・°アドレスカウンタ　８・
・・Ｐ−８変換回路９・・・出力 特許出願人　日本゛醒気株式会社 代理人　弁理士　井　ノ　ロ　壽

Claims (1)

【特許請求の範囲】
1. 任意ノパルスパターンデータおよびそのパルスパターン
   発生時間データを書込むための書込回路と、読出す順序
   に前記任意のパルスパターンを記憶する第１のメモリ回
   路と、前記第１のメモリに格納された任意のパルスパタ
   ーンの発生時間データを記憶する第２のメモリ回路と、
   時間をカウントするカウンタと、前記第２のメモリ回路
   に格納されてｂるパルスパターンの発生時間データと前
   記カウンタの出力の一致を検出する比較回路と、前記比
   較回路より一致出力があったときカウントアツプし、前
   記第１のメモリ回路より次の任意のパルスパターンおよ
   び前記第２のメモリ回路より前記次の任意のパルスパタ
   ーンの発生時間データを読み出させるアドレスカウンタ
   とを含み、１以上の任意のパルスパターンとその発生時
   間データを前記第１゜第２のメモリに設定することによ
   り、任意のパターンで任意の長さのパルスパターンを送
   出する毎にそのパターンおよび長さを変えて出力できる
   ように構成したことを特徴とする時分割パルスパターン
   ジェネレータ。