SU1383336A1 - Устройство дл упор дочени массива чисел - Google Patents

Abstract

Изобретение относитс  к вычис лительной технике и может использоватьс  при построении систем сбора и обработки информации. Цель изобрете- ни  - расширение функщюнальных можностей за счет упор дочени  мае сивов чис.еп с учетом знака и повторе

Description

нн  равных чисел при выводе. Устрой- ство содержит блок пам ти 1 1, мульти плексор 10, два триггера 12, 14, ре- версивный счетчик 13, группу элементов И 15 - i5(N+l), формирователь импульсов 20, два элемента И 18, 19, два элемента НЕ 8, 17 и элемент ИЖ 16. При упор дочении массива чисел осуществл етс  запись в блок пам ти признаков наличи  чисел по адресу, задаваемому значением числа. Считы-

83336

вание информации производитс  счетчи ком с линейным нарастанием или убыванием возможных значений числа. Блок пам ти управл ет выводом чисел из счетчика и разрешает дальнейшее, ли- нейное нарастание или убывание его кода. Дополнительный дешифратор уп равл ет режимом ввода и записи на чальных условий в счетчик и два триггера пам ти начальных условий.2 з.п, , 3 ил.

1

Изобретение относитс  к вычислительной технике и может использовать с  при построении систем сбора и обработки информации.

Целью изобретени   вл етс  расширение функциональных возможностей за счет упор дочени  массивов чисел с учетом знака и повторени  .равных чисел при выводе.

Па фиг.1 дана функциональна  схема устройства дл  упор дочени  масси ва чисел; на фиг.2 - схема блок пам  ти; на.фиг.3 - схема  чейки пам ти, вход щей в состав блока пам ти.

Устройство дл  упор дочени  массива чисел (фиг.1)-содержит управл ю- шд-ш вход 1 информации, вход 2 Сброс вход 3 задаьш  режима сортировки чисел при выводе упор доченного массива , входы 4-1 - 4-N модул , вход 5 знака, вход 6 записи чисел, тактовый вход 7, элемент НЕ 8, элемент И 9, ryльтиплeкcop 10, блок 11 пам ти, ЕИтриггер 12, | разр дный счетчик 13 СИтриггер .14,группу из N+1 элементов И 15-1 15-N четвертый элемент И 15-(N+t), элемент ИЛИ 16, Элемент НЕ 17, элементы НЕ 8 и 19, формирователь 20 импульса по переднему фронту входного сигнала, дешифратор 21 нул , выходы 22 - 22-N, выход 23 зна ка упор доченных чисел, синхронизирующий выход 24, управл ющий выход 25.

Блок 11 пам ти содержит вход 26 выбора режима, тактовый вход 27, синхронизирующий вход 28 конца цикла ввода, вход 29 Сброс, адресные входы 30- - 30-N, адресный вход 31

10

15

20

25

30

35

40

знака числа, формирователь 32 импульса , элемент ПЕ 33, группу элементов И 34-1 - 34-(М+1), группу элементов . И 35-1 35-(М+1),  чейки 36-1 - 36(М+ +1) пам ти, группу элементов И 37-1 - 37-(М-И), элемент ИЛИ 38, преобразователь 39 двоичного кода в позиционный , выход 40 блока пам ти.

Ячейки 36-1 - 36-(М+1) пам ти содержат синхронизирующий вход 41 кон-

гца цикла ввода, суммирующий 42 и вычитающий 43 входы, вход 44 Сброс, синхронизирующий вход 45, реверсивный счетчик 46, дешифратор 47 нул , регистр 48, элемент И 49, информаци-

-онный выход 50.

Устройство работает следукщим образом .

Дл  ввода чисел упор доче.нного массива необходимо подать на вход 2 (фиг.1) импульс, осуществл юший установку в нулевое состо ние реверсивного счетчика 46 (фиг.З), установить единичный потенциал на входе 1, переключающий мультиплексор 10 (фиг.1) в режим передачи информации с входа . А на выход С, разрешающий открытьс  группе входных элементов И 34-1 - 34-(М+1) (фиг.2) дл  прохождени  импульсов с тактового входа 27 (фиг.2) на суммируюп1ий вход счетчика 46 и закрывающий нулевым сигналом с выхода элемента НЕ 17 прохождение такто-

.вых импульсов с входа 7 через элемент И 18 на вход N-разр дного счетчика 13, а также с выхода элемента НЕ 33 на элементы И 37-1 - 37(М+1). Кроме того, необходимо подать синхронно с импульсами записи на входе 6 числа упор доченного массива на вхо-

31

ды 4-1 - 4-N модули чисел, а на вход 5 -: знаки чисел.

- Каждым импульсом записи на входе 6, проход щем через элемент ИЛИ 16 на вход Запись счетчика 13 и так-- товый вход триггера 14, осуществл  етс  запись очередного числа (модул  в счетчик и знака в триггер).

«В св зи с тем, что мультиплексор 10 открыт дл  прохождени  импульса записи с входа А на выход С с его вы хода, этот импульс .поступает на тактовый вход 27 блока пам ти. В это же врем  с выхода счетчика 13 модуль числа, а с выхода D-триггера 14 знак числа подаютс  на адресные входы 30-1 - 30-N и 31 блока 11 пам ти. Двоичный код модул  и знака числа преобразуетс  преобразователем 39 в позиционный. При этом на одном из выходов преобразовател  39 устанавливаетс  уровень логической единицы, разрешающий прохождение тактового им пульса с входа 27 через соответствую щий элемент И 34-1 - 34-(М+1) на суммирующий вход относ щегос  в нему счетчика каждой из  чеек 36-1 - 36- (М+1). Счетчик каждой из  чеек 36-1 - 36-(М+1) осуществл ет фиксацию наличи  соответствующего ему числа на информационных входах устрой- cfBa. В св зи с тем, что при установке каждого конкретного адреса происходит нарастание кода счетчика каждой из  чеек 36-1 - 36-(М+1) на одну единицу, разные числа в упор доченном массиве могут следовать в произвольном пор дке. Число разр дов счетчиков 46, следовательно, и регистров 48 должно выбиратьс  из услови  максимально возможного количества разных чисел в упор доченном массиве.

Таким образом, после подачи Bcek чисел упор доченного массива на входы 4-Г - 4-N и 5 устройства в счетчиках 46 каждой из  чеек 36-1 - 36- (М+1) пам ти блока 11 пам ти устанавливаютс  коды, пропорциональные количеству равных чисел в упор доченном массиве. Эти коды задним фронтом сигнала Ввод-вывод на входе 1 устройства с помощью элемента НЕ 33 л формировател  32 пер еписываютс  из счётчиков 46 в регистры 48 каждой из  чеек 36-1 - 36-(М+1) пам ти.

Дп  вывода упор доченного массива необходимо подать на входы 4-1 -

4-N, вход 5 и вход 3 код, соответствующий требовани м начальным услови м по таблице.

Необходимо также осуществить запись соответствующих кодов начальных условий в счетчик 13, триггеры 14 и 12 путем подачи импульса записи на вход 6 устройства и установить на входе 1 устройства нулевой потенциал , переключающий мультиплексор 10

5

0

5

0

5

0

5

в режим передачи сигнала с входа В на выход С, закрывающий группу входных элементов И 34-1 - 34-(М+1),разрешающий открыватьс  входным элементам И 35-1 - 35-(М+1), выходным элементам И 37-1 - 37-(М+1) и элементу И 18.

Пусть, например, необходимо вывести положительные числа в пор дке их возрастани . После подачи соответствующих указаний см. таблицу потенциалов на входы 3-5 устройства триггер 12 устанавливаетс  в единичное состо ние, предписывающее работу счетчика 13 в режиме суммировани , сам счетчик 13 устанавливаетс  в нулевое состо ние, т.е. значение минимального числа, а триггер 14 - в единичное состо ние, соответствующее положительным числам.

Как только на входе 1 устройства устанавливаетс  нулевой потенциал, элемент И 18 открываетс  единичным потенциалом с выхода элемента НЕ 17 д:1  прохождени  тактовых импульсов с входа 7 устройства на тактовый вход счетчика 13 и через мультиплексор 10 на тактовьпй вход блока 1 1 пам ти.

Нулевой вцходной код счетчика 13 и единичный потенциал с выхода триггера 14 подаютс  на адресные выходы 30-1 - 30-N, 31 блока 11 пам ти, ко- 5 торый осуществл ет проверку присут- . стви  в упор доченном массиве такого кода. Информаци  об этом хранитс  в  чейках 36-1 - 36-(М+1) пам ти. В случае, если при записи упор доченного массива этот код присутствует, по соответствующему адресу в счетчике 46 устанавливаетс  единичный код, если таких чисел несколько, код в счетчике 46 соответствует количеству нулевых чисел со . знаком плюс в упор доченном массиве, если этого числа в массиве нет, в счетчике нулевой код, установленный перед вводом чисел yho- р доченного массива сигналом Сброс

на входе 2 устройства, входе 27 бло- ка П пам ти и входе 44  чеек пам ти.

Дешифратор 47, выход которого  в л етс  выходом  чер1ки 36 пам ти, ог мечает выходным сигналом наличие ну левого кода в счетчике 46 и единич ным кода, отличного от нулевого.

Аналогично производитс  проверка наличи  чисел в пop дoчeннoм массиве , отличных от нул .

Установка на адресных входах ЗО 3O-N и 31 блока 1 1 пам ти не- которого кода приводит при считыва- НИИ к обращению к  чейке пам ти. Это осуи1ествл етс  .подключением ее выхода 50, т.е. выхода дешифратора 47, через открытые единичным потенциалом с выхода элемента НЕ 33 и с выхода преобразовател  39 элементы И 37-1 - 37(М+1) и элемент ИЛИ 38 к выходу 40 запоминак цего устройства. Следовательно, если число в счетчике 46 отлично от нул , т.е. при запи си присутствуют числа, соответствую- щие адресу i-й  чейки, на выходе блока 11 пам ти устанавливаетс  логическа  единица, разрешающа  прохождение при считывании выходного кода счетчи ка 13, потенциала с выхода триггера 14 и тактового импульса с выхода от- крытого элемента И 18 через элементы И 15-1 - 15-(Ы+1) и 19 на выходы 22-1 - 22-N, 23 и 24 устройства.

В св зи с тем, что выход дешифра- тора 47 нул  соединен с одним входом элемента И 49, на второй вход которого подаетс  тактовый сигнал, в случае , если код в счетчике отличен от нул , тлктовый импульс через открытый элемент И 49 подаетс  на вычитающий вход счетчика 46.

Таким образом, с каждым тактовым импульсом в счетчике 46 код убывает на единицу до тех пор, пока дешифратор нул  не запретит прохождение тактовых импульсов через элемент И 49 нулевым сигналом на его выходе.

Одновременно дешифратор 47 при наличии равных чисел в упор доченном массиве запрещает прохождение тактовых импульсов в счетчик 13 с помощью элемента НЕ 8 и элемента И 9 до тех пор, пока код в i-M счетчике 46 не станет нулевым. Как только это прои- зойдет, нулевой выходной потенциал дешифратора 47  чейки 36 пам ти через элемент НЕ 8 разрешает прохожде

Q

0 5 Q

5

0

ние последующего тактового импульса с выхода элемента И 18 через элемент И 9 на вход счетчика 13.

В соответствии с этим как только будут считаны все нулевые числа из соответствующей  чейке.36 пам ти следующим за этим тактовым импульсом, счетчик 13 устанавливаетс  в состо ние 0...01 и начинаетс  проверка наличи  таких чисел в упор доченном массиве, котора  может быть рассмотрена аналогично.

В св зи с тем, что числа в счетчике 13 линейно нарастают и производитс  последовательна  проверка наличи  каждого из этих чисел, на выходах устройства 22-1 - 22-N, 23 вьщел ют- с  в нарастающем пор дке числа, присутствовавшие в упор доченном массиве до тех пор, пока не установитс  в счетчике 13 нулевое число, что отмечаетс  дешифратором 21. Если вслед за этим не ввод тс  новые начальные услови , счетчик 13 циклически повтор ет вывод положительных чисел в пор дке нарастани . Если ввод тс  но- Bbje начальные услови  (см. таблицу),

счетчик 13 и триггер 14 обеспечивают циклический вывод положительных чисел в пор дке убывани  (в этом случае счетчик работает на вычитание), отрицательных чисел в пор дке возрастани  (счетчик 13 работает на вычитание ), отрицательных чисел в пор дке убывани  (счетчик 13 работает на суммирование ). Работу устройства в этих режимах рассмотреть несложно по аналогии с описанным.

При каждой установке нулевого кода счетчика 13 можно осуществл ть установку любых начальных условий, отмеченных в таблице, что позвол ет осуществл ть циклический вывод положительных и отрицательных чисел в произвольном пор дке.

Claims (3)

1. Устройство дл  упор дочени  массива чисел, содержащее №-разр д- ный счетчик (где N - разр дность сортируемых чисел), блок пам ти, мультиплексор , группу из N элементов И, первый элемент НЕ, причем входы модул  числа устройства подключены к информационным входам N-разр дного счетчика, выходы разр дов которого соединены с группой адресных входов

блока пам ти с первого по N -H и с соответствующими первыми входами элв ментов И группы, вторые входы кото рых соединены с выходом блока пам ти, управл ющий вход устройства соединен . с управл юпшм входом мультиплексора, выходы элементов И группы  вл ютс  выходами устройства, отличаю щ е е с   тем, что, с целью расшире ни  функциональных возможностей за счет упор дочени  массивов чисел с учетом знака и повторени  равных чи сел при выводе, в него введены два 1 -триггера, четыре элемента И, второй элемент НЕ, формирователь импуль сов и дешифратор нул , причем управл ющий вход устройства соединен с входом выбора режима блока пам ти и через первый элемент НЕ с первым входом первого элемента И, вход сброса блока пам ти соединен с входом Сброс устройства, вход Знак устройства соединен с информационным входом первого триггера, вход задани  регдама сортировки устройства соединен с информационным входом второго триггера, вход Запись устройства соединен с первым входом элемента ИЛИ, выход которого подключен к тактовым входам первого и второго D-триггеров, к входу разрешени  записи счетчика и первому информационно- му входу мультиплексора, вход блока пам ти соединен с выходом мультиплексора , тактовый вход устройства соединен с вторым входом первого элемента И, выход которого соединен с первым входом второго и третьего элементов И и с вторым информационным входом мультиплексора, выход второго элемента И соединен с тактовым входом счетчика, вход выбора режима которого соединен с пр мым выходом второго триггера, пр мой выход первого триггера подключен к (N+l)-My адресному входу блока пам ти и первому входу четвертого элемента И, второй вход которого соединен с вторыми входами элементов И группы и через второй элемент НЕ с вторым входом второго элемента И, выходы разр дов счет- чика соединены с соответствующими входами дешифратора нул , выход которого соединен с входом-формировател  импульсов и  вл етс  управл ющим выходом устройства, выход формировател  импульсов соединен с вторым входом элемента ИЛИ и с синхронизирую-

5

0

5

0

5

0

5

0

5

щим входом блока пам ти, выход четвертого элемента И  вл етс  выходом Знак устройства, выход третьего элемента И  вл етс  синхронизирующим выходом устройства.

2.Устройство по П.1, отличающеес  тем, что блок пам ти содержит первую, вторую и третью группы элементов И по (М+1) элементов в каждой (где М - количество элементов массива чисел), группу из (М+1)  чеек пам ти, преобразователь двоичного кода в позиционный, форми .рователь импульсов, элемент ИЛИ и элемент НЕ, причем адресные входы блока пам ти подключены к входам преобразовател  двоичного кода в позиционный , вход выбора режима блока пам ти- соединен с первыми входами элементов И первой группы и через элемент НЕ с первыми входами элементов И второй и третьей групп и входом формировател  импульсов, тактовый вход блока пам ти соединен с вторыми входами элементов И первой и второй групп, вторые входы i-r;o элемента И третьей группы (где i 1, ..., М+1) соединен с выходом i-и  чейки пам ти, третьи входы элементов И всех трех групп соединены с соответствующими выходами преобразовател  двоичного кода в позиционный, выход i-x элементов И первой и второй групп подключены соответственно к суммирующему и вычитающему входам i-й  чейки пам ти, вход сброса блока пам ти соединен с входами.сброса всех  чеек пам ти, первый синхровход каждой  чейки пам ти соединен с синхронизирующими входами блока пам ти, второй синхровход  чеек пам ти соединен с выходом формировател  сигналов, выходы элементов И третьей группы соединены с входами элемента ИЛИ, вьтход которого  вл етс  выходом блока пам ти.

3.Устройство по пп. 1 и 2, отличающеес  тем, что  чейка пам ти содержит реверсивный счетчик, регистр, дешифратор нул , элемент И, причем суммирующий вход  чейки пам ти соединен с суммирующим входом реверсивного счетчика, вход сброса  чейки пам ти соединен с входом начальной установки реверсивного счет- чика, первый синхровход  чейки пам ти объединен с управл ющим входом регистра , второй синхровход соединен с

91383

входом разрешени  записи реверсивного счетчика, вычитающий вход  чейки пам ти соединен с первым входом эле-- мента И, выход которого соединен с вычитающим входом реверсивного счет чика, выходы разр дов реверсивного счетчика соединены с информационными

Режим ввода

Т

Входы 4-1

Положительные числа

в пор дке возрастани 

00...О

в пор дке убыва- , ни 

Отрицательные числа

П...1

в пор дке возрастани 

П...1

в пор дке убывани 

00.. .0

0

входами регистра и входами дешифрато ра нул , выход которого соединен с вторым входом элемента И и  вл етс  выходом  чейки пам ти, выходы разр - дов регистра подключены к соответ ствующим информационным входам реверсивного счетчика.

I

-к|вход 5 Г

Вход 3