SU1037246A1 - Устройство дл сортировки чисел - Google Patents

Устройство дл сортировки чисел Download PDF

Info

Publication number
SU1037246A1
SU1037246A1 SU823422917A SU3422917A SU1037246A1 SU 1037246 A1 SU1037246 A1 SU 1037246A1 SU 823422917 A SU823422917 A SU 823422917A SU 3422917 A SU3422917 A SU 3422917A SU 1037246 A1 SU1037246 A1 SU 1037246A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
inputs
elements
input
output
Prior art date
Application number
SU823422917A
Other languages
English (en)
Inventor
Николай Иванович Крылов
Василий Васильевич Соколов
Original Assignee
Войсковая Часть 25840
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 25840 filed Critical Войсковая Часть 25840
Priority to SU823422917A priority Critical patent/SU1037246A1/ru
Application granted granted Critical
Publication of SU1037246A1 publication Critical patent/SU1037246A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ, содержащее п регистров, п групп элементов И-ИЛИ, о т л и ч аю ад е вс  тем, что, с целью повышени  быстродействи , устройство содержит п элементов И первой группы , п элементов задержки, (п-1) элемент И второй группы, схемы сравнени , причем входна  шина устройства соединена поразр дно с первыми входами схем сравнени  и первыми входами групп элементов И-ИЛИ, вторые входы Г-ой схемы сравнени  поразр дно соединены.с выходами i-го регистра, где ,. .;. , п , п число сравниваемых чисел, выходы j-ro регистра поразр дно соединены с вторыми входами элементов И-ИЛИ (+1)-ой группы, где ,..., п-1, выходы элементов И-ИЛИ i-ой группы соединены с срответствующими разр дами i-ro регистра, вход .управлени  сравнени  устройства соединен с . входом первого элемента задержки и первыми входами п-го элемента И первой группы и( И-17-го элемента И второй группы, выход k-ro Элемента задержки соединен с первьми входами (H-.k)-ro элемента И первой группы и (n-k-t)-ro элемента И второй группы, где ,...,п-1, выход i-ro элемента И первой группы соединены с третьими входами элементов И-ИЛИ 1-ой группы, где i 2,. . . ,| , выход первого элемента И первой группы соединен с вторыми входами элементов (Л И-ИЛИ первой группы, выход ) -го элемента И второй группы соединен с четвертыми входами элементов И-Ир (J группы, j 1,..., n-l, первый выход К-ой схемы сравнени  сое .динен с вторыми входами -ък эЛементов И первой и второй групп, где k 1,..., И-1, второй вход /-ой схемы сравнени  соединен с третьим входом ( элемента И первой со ю группы (j 1,... , VI -1 К О)

Description

Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано при реализации технических средсгв ЭВМ и создании .устройств обработки статистической формации. . Известно устройство дл  сортиров ки чисел, содержащее и кольцевых регистров сдвига, входы которых соединены между собой и подключены к входной шине устройства, пр мые выходы всех кольцевых регистров сдвига соединены с входами первой схемы ИЛИ и с одним из входов соответствующей схемы равнозначности а инверсные, выходы - с входами второй схемы ИЛИ, выходы схем ИЛИ подключены ко входам схемы И, второй вход каждой из схем равнозначности соединен с шиной управлени , а управл ющие входы подключены к выходу схемы И, выходы схем равнознач ности св заны со входами сброса соответствующих кольцевых регистров. сдвига и 13. Недостаток этого устройства закл чаетс  в том, что .оно имеет с граниченные функциональные возмо шости так как позвол ет определ ть только экстремальные числа из и срав ваемых чисел с потерей -информации о значени х остальных чисел. Наиболее близким к предлагаемому  вл етс  устройство дл  сортировки чисел, содержащее v кольцевых регистров , управл ющие элементы И-ИЛИ входные элементы -И-ИЛИ, дешифраторы счетчики, элементы И, ИЛИ/ регистр узел синхронизации, первый выход которого соединен с установочными входами кольцевых регистр.ов, с управл ющим входом схемы сравнени  и со входом первого счетчика, выходы которого подключены ко входам первого дешифратора и с установочными входами второго счетчика, выходы которого соединены со входами второго дешифратора, каждый -i-ый выхо первого дешифратора, где i 1,2,., In -1) соединен с i -ым входом первого управл ющего элемента И-ИЛИ и с первым входом i-го входного элемента И-ИЛИ, каждого -i-го входного элемента И-ИЛИ подключен к входу i-го кольцевого регистра, вы ход каждого 1 -го кольцевого регистр соединен с -1+Си-1)-ым входом перво управл ющего элемента И.-ИЛИ, выход которого подключен к первому инфор мационному входу схемы сравнени  к первому входу первого элемента И выход которого соединен с первым установочным входом регистра, первый выход которого подключен ко вто рым входам 1, 2,...,(м -1)-го вход ных элементов И-ИЛИ, каждый i ый выход второго дешифратора соединен с 1 -ым входом второго управл ющего элемента И-ИЛИ, каждый /-ий выход второго дешифратора, где i 1,2,,.., {и-2), подключен к третьим входам j +1 -го входного элемента И-ШШ ( и-1)-ый выход- второго дешифратора соединен с первым входом V-го входного , элемента И-ИЛИ, выход которого соединен со входом и-го кольцевого регистра, выход которого подключен к И-му входу второго управл ющего элемента И-ИЛИ, выход каждого К-го кольцевого регистра, где К 2 ,.,., (n-l), соединен с К -ьСи-1) входом второго управл ющего элемента И-ИЛИ, выход которого подключен ко второму информационному входу схемы сравне- . нй  и к первому входу второго элемента И, которого соединен со вторым установочным входом регистра , второй вход которого подключен к четвертым входам 2,3, . . ., 1и-1) входных элементов И-ИЛИ и ко второму входу и-го элемента И-ИЛИ, первый выход схемы сравнени  соединен со вторыми входами элементов И, с первым управл ющим входом узла синхронизации , второй выход которого подключен к информационному входу регистра и ко вторьвл установочным входам кольцевых регистров, второй выход схемы сравнени  соединен с первьж1 входом элемента ИЛИ, второй .вход которого подключен к третьему выходу узла синхронизации, а выход к информационному входу второго счетчика, выход которого соединен со вторым управл ющим входом узла синхронизации 2. Недостаток известного устройства заключаетс  в.том, что оно имеет низкое быстродействие, обусловленное тем, что.сортировка чисел осуществл етс  за VIV2 TaiKTOB. Цель изобретени  - повышение быстродействи  работы устройства. Поставленна  цель достигаетс  тем, что устройство дл  сортировки чисел, содержащее И регистров, групп элементов И-ИЛИ, содержит п, элементов И первой группы, и элементов задержки, и-1 элемент И второй группы, схегМ сравнени ,причем выгодна  шина устройства соединена поразр дно с первыми входгими схем сравнени  и первыми входами групп элементов И-ИЛИ, вторые входы 1-й схемы сравнени  поразр дно соединены с выходами 1 -го регистра, где 1 1, ... ,И,И - число сравниваемых чисел, выходы -го регистра поразр дно соединены с вторыми входами элементов И-ИЛИ ( j+1 )-ой группы, где -} 1,. .., И -1, выходы элементов И-ИЛИ л-и группы, соединены с соответствующими разр дами i -го регистра,вход управлени  сравнени  устрюйства соединен с входом первого элемента .задержки и nepat /iM входами и-го элемента Н первой группы и(и-1)-го элемента и второй группы, выход К-го-элемента задержки соединен с первыми входами -(и -К.)-го элемента Н первой группы и ()го элемента И второй группы , где. ,,.., и-1, выход 1-го элемента Н.первой группы соединены с третьими входами элементов И-ИЛИ i -ой группы, где i 2,..,,И , выход первого элемента И первой группы соединен с вторыми входами элементов И-ИЛИ первой группы, выход i -го элемента И второй группы соединен с четверт1 ла входами элементов П-ИЛИ t-j +1) -ой группы, .J ,,.., и -1, пер вый вход К-ой схемы сравнени  соеди нен с вторыми входами К-ых элементов И первой и. второй группы, где К 1, .. ., и -1, второй выход ) -ой схемы сравнени  .соединен с третьим входом (.J ч-1)-го элемента И первой группы (,. .., И-1) . - На чертеже представлена блок-схе ма предлагаемого устройства. Устройство содержит и схем 1 сра нени , И регистров 2, группы эле- . ментов ИЗ, 4, и групп элементов И-ИЛИ 5 и(11-1) элементы 6 задер;1б и Устройство работает следующим образом./ В исходном состо нии во все регистры 2 записаны нули. Дл  удобства описани  работы уст ройства рассмотрим поступление на его информационный вход 7 следующих друг за другом чисел Х 7.0,. , Хз 110, , охватывающих все возможные случаи соотношени .й как значений, так и последо вательности их поступлени  на вход устройства. При приходе первого числа Х и его поступлении на первые входы .схе 1 сравнени , .вследствие подачи с вы ходов регистров 2: на вторые входы схем 1 сравнени  нулевых потенциало с первых йыходов схем 1 сравнени  подаетс  разрешающий потенциал на элемент И 3.Поданный на клемму 8 си нал поступит на п-ые элементы И 3 и И 4. Пройд  1-ый элемент И 3, сигна поступит на четвертые входы ц ой группы элементов И-1ШИ 5, осуществл   перепись информации из .(и-) -го регистра в п-ый регистр 2.Перезапис информации из 1-го регистра 2 (i 1,2,..., п-1) в (1Ч-1)-ый регистр осуществл етс  аналогично, т.е. подобно работе сдвигового регистра. Элементы б задержки служат дл  усто чивости и надехсности работы устройства . Пройд  все элементы 6 задержки и поступив на первый элемент И поданный на клсм/лу 8 сигнал разрешает запись первого числа в первый ре истр 2. При по влении на информационном входе числа Х на первых выходах схем 1 сравнени  по витс  единичный сигнал , поскольку второе число Х больше чисел, записанных в регистре 2, Управл ющий и шульс, поступивший на вход 8, разрешает перезапись чисел из i-го регистра в (1) регистр 2. В результатев .первом регистре 2 будет записано число. Х, 110,-во втором - число Х 70. При поступлении третьего Х,,110 на перВЕлх выходах схем 1 сравнени  также по витс  единичный сигнал, так как поступившее очередное число неменьше чисел, записанных в регистрах 2. Управл ющий импульс , поступивший на вход 8, осуществл ет перепись информации из . . -го регистра -2 в {н-1)-ый регистр 2, а в первый регистр запишетс  число ХзПри поступлени  четвёртого числа Хд 105 на втором выходе первой-и второй схем 1 сравнени  и на первых вьлходах остальных схем сравнени  по витс  единичный сигнал, открываю.щий третий. элемент И 5 и вс.е элементы И 3 к роме двух первых.- При поступлении управл ющего импульса на вход 8 информаци  перепишетс  из :j-го регистра 2 в (/+1)-ый регистр 2 / J 3,4,..., П-1/, а в третий регистр запишетс  Число Х . Таким образом, в первом регистре будет, записано максимальное число из чисел, поступивишх на вход устройства , т..е. 110, во .втором такхсе - 110, в третьем - 105, в четвертом - 70. Далее устройство работает аналогичноТ Таким образом, поступающие числа записываютс  в регистры 2 в пор дке убывани . дА  того, чтобы числа записать в пор дке возраста .ни , достаточно . помен ть выходы схем сравнени  или подавать числа в обратном коде на схемы сравне- . ни . Предлагаемое устройство обладает большим быстродействием,чем известное устройство. В предлагаемом устройстве поступающее число одновременно сравниваетс  с числами , записанными в запоминающих регистрах , и осуществл етс  одновременный сдвиг и запись числа, поступившего на вход устройства, в пор дке убывани  (возрастани ). л  упор дочени  массива чиселв известном устройстве требуетс  тактов работы, тогда как предлагаеое устройство обеспечивает сорти-. овку чисел за и тактов работы.
t о о7

Claims (1)

  1. . УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ, содержащее η регистров, η групп элементов И-ИЛИ, о т л и ч βίο щ е е с я тем, что, с целью повышения быстродействия, устройство содержит η элементов И первой группы, η элементов задержки, (п-1) элемент И второй группы, схемы сравнения, причем входная шина устройства соединена поразрядно с первыми входами схем сравнения и первыми входами групп элементов И-ИЛИ, вторые входы ί-ой схемы сравнения поразрядно соединены.с выходами ί-го регистра, где 1=1,. , η , η число сравниваемых чисел, выходы j-ro регистра поразрядно соединены с вторыми входами элементов И-ИЛИ (j+l)-oft группы, где j=l,..., п-1, выходы элементов И-ИЛИ i-ой группы соединены с срответствующими разрядами i-го регистра, вход управления сравнения устройства соединен с . входом первого элемента задержки и первыми входами η-го элемента И первой группы и(Н-1)-го элемента И второй группы, выход k-го Элемента задержки соединен с первыми входами (И—к)-го элемента И первой группы и (п -к-1 )-го элемента И второй группы, где к=1, ...,п-1, выход i-ro элемента И первой группы соединены с третьими входами элементов И-ИЛИ ϊ -ой группы, где ΐ =2,. . . ,υι , выход первого элемента И первой группы соединен с вторыми входами элементов И-ИЛИ первой группы, выход j -го элемента И второй группы соединен с четвертыми входами элементов И-И£И (j +1) -ой группы, j =1,..., й-1, первый выход К-ой схемы сравнения соединен с вторыми входами К-ых элементов И первой и второй групп, где
    К =1,..., И-1, второй вход j-ой схемы сравнения соединен с третьим входом (4+1) -го элемента И первой группы (j =1,... , .И -1).
SU823422917A 1982-02-22 1982-02-22 Устройство дл сортировки чисел SU1037246A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823422917A SU1037246A1 (ru) 1982-02-22 1982-02-22 Устройство дл сортировки чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823422917A SU1037246A1 (ru) 1982-02-22 1982-02-22 Устройство дл сортировки чисел

Publications (1)

Publication Number Publication Date
SU1037246A1 true SU1037246A1 (ru) 1983-08-23

Family

ID=21006551

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823422917A SU1037246A1 (ru) 1982-02-22 1982-02-22 Устройство дл сортировки чисел

Country Status (1)

Country Link
SU (1) SU1037246A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1..Авторское свидетельство СССР 478303, кл. G 06 F 7/04, 1973. 2, Авторское свидетельство СССР 826339, кл. G 06 F 7/06, 1979 (прототип). . *

Similar Documents

Publication Publication Date Title
SU1037246A1 (ru) Устройство дл сортировки чисел
US3402392A (en) Time division multiplex matrix data transfer system having transistor cross points
US4037203A (en) High speed digital information storage system
SU1241228A1 (ru) Устройство дл упор дочивани чисел
SU1278853A1 (ru) Мажоритарное устройство
RU1791812C (ru) Устройство дл сортировки чисел
SU1117631A1 (ru) Устройство дл сортировки чисел
SU826339A1 (ru) Устройство дл сортировки чисел
SU1434425A1 (ru) Устройство дл определени числа,ближайшего к заданному
SU1328822A1 (ru) Устройство дл обмена информацией
SU1275459A1 (ru) Устройство дл моделировани систем массового обслуживани
SU1649531A1 (ru) Устройство поиска числа
SU1053100A1 (ru) Устройство дл определени среднего из нечетного количества чисел
SU1444748A1 (ru) Устройство дл сравнени чисел
SU1691833A1 (ru) Устройство дл сортировки чисел
SU1441384A1 (ru) Устройство сортировки чисел
SU1536366A1 (ru) Устройство дл ввода-вывода информации
SU1762304A1 (ru) Устройство дл выделени экстремального числа
SU1649533A1 (ru) Устройство дл сортировки чисел
SU911506A1 (ru) Устройство дл упор дочени данных
SU1278977A1 (ru) Ассоциативное запоминающее устройство
SU1292010A1 (ru) Устройство дл определени медианы
SU1048470A1 (ru) Устройство дл упор доченной выборки значений параметра
SU1330754A1 (ru) Счетчик с контролем
SU1339900A1 (ru) Устройство дл контрол равновесного кода